張學(xué)梅，趙 友，閆光亞

（北京航天控制儀器研究所，北京100039）

基于SOC的多軸穩(wěn)定系統(tǒng)回路控制

張學(xué)梅，趙 友，閆光亞

（北京航天控制儀器研究所，北京100039）

圍繞基于多通道信號(hào)處理與控制SOC芯片實(shí)現(xiàn)慣性平臺(tái)系統(tǒng)典型控制回路，進(jìn)行了設(shè)計(jì)方法、流程及最終實(shí)現(xiàn)結(jié)果的闡述。首先，依據(jù)平臺(tái)系統(tǒng)的要求制定系統(tǒng)工作流程；之后根據(jù)硬件資源進(jìn)行各工作流程的分配和調(diào)整；再進(jìn)行數(shù)據(jù)采集處理、算法實(shí)現(xiàn)、過程數(shù)據(jù)處理、PWM輸出處理、其他輸出量處理；最終通過功率級(jí)將電信號(hào)傳輸給平臺(tái)上的執(zhí)行元件，實(shí)現(xiàn)平臺(tái)系統(tǒng)四條典型控制回路。此方法能夠適應(yīng)多種算法和系統(tǒng)需求，可實(shí)現(xiàn)自主化、小型化，且功耗小、可靠性高。

SOC；回路；控制

0 引言

本文通過理論分析、仿真及最終實(shí)現(xiàn)，介紹了一種基于多通道信號(hào)處理與控制SOC的慣性平臺(tái)系統(tǒng)典型回路控制設(shè)計(jì)方法。

平臺(tái)控制回路傳統(tǒng)實(shí)現(xiàn)方式是通過多級(jí)運(yùn)放實(shí)現(xiàn)控制算法的模擬電路，因其體積大、功耗大及適應(yīng)性差，漸漸不能滿足需求。為解決此問題，近年來出現(xiàn)了基于FPGA和DSP實(shí)現(xiàn)的數(shù)字電路，因基于FPGA實(shí)現(xiàn)平臺(tái)的數(shù)字控制相對(duì)開發(fā)時(shí)間較長(zhǎng)，且國(guó)產(chǎn)成熟FPGA芯片只有600萬門，不滿足使用要求，只能依賴進(jìn)口芯片，無法國(guó)產(chǎn)化；而基于DSP的設(shè)計(jì)，因其資源有限，不易同時(shí)實(shí)現(xiàn)平臺(tái)多條回路控制或較復(fù)雜算法，無法滿足日益增長(zhǎng)的使用需求。

多通道信號(hào)處理與控制SOC（簡(jiǎn)稱SOC）是一款適用于多通道控制信號(hào)處理應(yīng)用的高性能定點(diǎn)DSP處理器。它基于片上總線，共集成了8個(gè)高性能的自主指令集DSP處理器核。它們可以根據(jù)不同通道的處理特點(diǎn)分別加載不同的應(yīng)用程序，在中心處理器核控制下協(xié)同處理同一任務(wù)?；赟OC進(jìn)行平臺(tái)控制回路設(shè)計(jì)，可有效克服模擬回路的弊端，并解決開發(fā)時(shí)間長(zhǎng)、資源不足等問題。

1 總體設(shè)計(jì)

1.1 解決主要問題

本文主要解決：克服現(xiàn)有技術(shù)的不足，提供一種基于SOC的慣性平臺(tái)系統(tǒng)典型回路控制設(shè)計(jì)方法。此方法基于可靠的硬件保證，能夠適應(yīng)多種算法和系統(tǒng)需求，可實(shí)現(xiàn)自主化、小型化，且功耗小、可靠性高。

1.2 技術(shù)方案

基于SOC的平臺(tái)系統(tǒng)所有回路特別是穩(wěn)定回路的控制技術(shù)，實(shí)現(xiàn)形式示意圖如圖1所示。

圖1 實(shí)現(xiàn)形式示意圖Fig.1 Diagram of implemention form

（1）主CPU通信方式

通過并行總線與主CPU通信，含各回路狀態(tài)控制信號(hào)，以及石英表信息等。

（2）回路實(shí)現(xiàn)

在設(shè)計(jì)回路的實(shí)現(xiàn)方式時(shí)，考慮在采樣頻率可達(dá)到10～20倍激磁頻率的情況下，將信號(hào)和激磁直接通過AD采樣，在SOC內(nèi)部實(shí)現(xiàn)信號(hào)解調(diào)的方法，2kHz的姿態(tài)角信號(hào)采集使用此方式實(shí)現(xiàn)；但平臺(tái)穩(wěn)定回路中陀螺激磁已達(dá)到8kHz，單路采樣頻率至少要達(dá)到80kHz，在需節(jié)省空間的前提下，只用一片AD實(shí)現(xiàn)多路信號(hào)采集，采樣頻率還要翻倍，不易實(shí)現(xiàn)。最終采用通過控制AD采樣實(shí)現(xiàn)將解調(diào)后的陀螺輸出信號(hào)（模擬量）轉(zhuǎn)化為數(shù)字量，并進(jìn)行濾波算法的處理；再經(jīng)專用算法計(jì)算后，進(jìn)行PWM輸出轉(zhuǎn)換。

其他回路實(shí)現(xiàn)方法基本類似，只是輸入信號(hào)形式不同，姿態(tài)角和石英表信號(hào)從異步串行接口和并行總線接收。平臺(tái)系統(tǒng)回路控制輸入輸出示意圖如圖2所示。

圖2 平臺(tái)系統(tǒng)回路控制輸入輸出示意圖Fig.2 Diagram of control loops’for platform system I/O

2 根據(jù)硬件資源進(jìn)行各工作流程的分配和調(diào)整

多通道信號(hào)處理與控制SOC主要由時(shí)鐘產(chǎn)生單元（CGU）、復(fù)位產(chǎn)生單元（RGU）、自主指令集DSP處理器核、調(diào)試接口單元（DSU）、宿主處理器接口（PIU）、串行外設(shè)接口（SPI）、定時(shí)器（Timer）、異步串行通信接口（ARTU）、集中控制模塊（Center）和總線控制器（AHB_Ctr）組成，其邏輯結(jié)構(gòu)如圖2所示。除了全局復(fù)位和時(shí)鐘輸入信號(hào)外，芯片對(duì)外接口由宿主處理器接口、調(diào)試接口、2個(gè)異步串行通信接口、8個(gè)SPI接口、定時(shí)器、擴(kuò)展存儲(chǔ)器接口和可測(cè)性設(shè)計(jì)接口等組成?？刂婆c信息處理多核SOC芯片邏輯結(jié)構(gòu)如圖3所示。

圖3 控制與信息處理多核SOC芯片邏輯結(jié)構(gòu)Fig.3 Structure ofcontrol and information processing multicore SOC chip

2.1 通過并行總線與主CPU通信

對(duì)應(yīng)1．2節(jié)的主CPU通信方式，通過宿主處理器接口，按其8位字節(jié)訪問模式，即8位數(shù)據(jù)總線、4位地址總線和相關(guān)讀寫控制線，實(shí)現(xiàn)與主CPU通信的需求。

2.2 時(shí)鐘

SOC上共有17個(gè)時(shí)鐘域。將其中的SlowClk用于異步串行通信接口和DSU接口，使串行通信不受片上時(shí)鐘工作頻率的影響；7個(gè)協(xié)同處理器核在SubClk1～7與SubClkB1～7時(shí)鐘域下工作，在使用過程中，為降低系統(tǒng)功耗，將暫時(shí)不使用的協(xié)同處理器核對(duì)應(yīng)的工作時(shí)鐘，通過設(shè)置片上時(shí)鐘使能寄存器（ClkOffReg）暫時(shí)關(guān)閉；MainClk與MainClkB已被用作中心處理器核的工作時(shí)鐘，片上其他電路（PIU、SPI、Timer等）則采用MainClk時(shí)鐘域。

MainClk、SubClk1～7有內(nèi)外兩種模式，選用由外部管腳提供的系統(tǒng)時(shí)鐘，從而保證系統(tǒng)工作同步。

2.3 DSP資源及回路實(shí)現(xiàn)

SOC中基于片上總線集成8個(gè)高性能的DSP處理器核，僅中心處理器（DSP處理器核0）可主動(dòng)程序加載，用于實(shí)現(xiàn)處理程序的自加載，及其他7個(gè)從處理器的管理（DSP處理器核1～7）。

對(duì)應(yīng)1．2節(jié)的回路實(shí)現(xiàn)，由主處理器實(shí)現(xiàn)數(shù)據(jù)處理，7個(gè)從處理器負(fù)責(zé)實(shí)現(xiàn)各回路算法，其中3條穩(wěn)定回路及一條隨動(dòng)回路分別占用一個(gè)從處理器。

2.4 接口

通過SOC的8個(gè)SPI接口對(duì)Flash存儲(chǔ)器、E2PROM存儲(chǔ)器的控制與訪問，實(shí)現(xiàn)程序加載以及對(duì)8bit～16bit AD或DA轉(zhuǎn)換器的控制實(shí)現(xiàn)數(shù)據(jù)輸入和帶寬測(cè)試。

3 數(shù)據(jù)采集及處理

3.1 數(shù)據(jù)采集

在前文已提到，根據(jù)不同的回路有不同輸入接口：通過2．4節(jié)中的方式SPI接口對(duì)外設(shè)AD芯片的控制，實(shí)現(xiàn)模擬量和數(shù)字量之間的轉(zhuǎn)換或從總線接口、串口等直接接收數(shù)字量。直流信號(hào)采樣頻率設(shè)為1kHz～4kHz，2kHz交流正弦信號(hào)采樣頻率設(shè)為信號(hào)頻率的16倍。

3.2 數(shù)據(jù)處理

解調(diào)后的陀螺輸出信號(hào)為直流信號(hào)，通過AD中采到的數(shù)據(jù)進(jìn)行臨近8次的求和處理而降低數(shù)據(jù)采集誤差；未經(jīng)解調(diào)的姿態(tài)角輸出信號(hào)（姿態(tài)角信號(hào)尚未實(shí)現(xiàn)串口傳輸）為2kHz的交流正弦信號(hào)，取臨近16次采樣的和作為數(shù)據(jù)輸入，因采樣周期與實(shí)際信號(hào)周期非整數(shù)倍，采到的數(shù)據(jù)有小幅波動(dòng)，但不影響回路性能。

4 算法實(shí)現(xiàn)及輸出

4.1 回路控制算法

按照SOC芯片可實(shí)現(xiàn)的通用算法實(shí)現(xiàn)模式，對(duì)回路的濾波和校正部分按式（1）進(jìn)行轉(zhuǎn)換：

其中，u_out為輸出量，e_in為輸入量，cof_n為系數(shù)，k-n為相對(duì)于當(dāng)前時(shí)刻的前n時(shí)刻。

上述方法可實(shí)現(xiàn)大多數(shù)回路的使用要求，包括需要分段控制的回路。更改回路參數(shù)只需改寫cof系數(shù)即可，該系數(shù)被直接存儲(chǔ)于寄存器中，程序運(yùn)行時(shí)，讀取寄存器中的值。

4.2 PWM輸出

PWM信號(hào)通過SOC的GPIO實(shí)現(xiàn)，經(jīng)74ALVC164245隔離后驅(qū)動(dòng)至SNJ5407J。首先，將算法的計(jì)算結(jié)果通過可配置為PWM或定時(shí)器的接口TINT2-TINT5（片內(nèi)使用32位定時(shí)器實(shí)現(xiàn)）轉(zhuǎn)換為脈寬調(diào)制信號(hào)，分辨率根據(jù)實(shí)際選為15位，通過SOC最大輸出電流能達(dá)到25mA的PWM專用I/O口輸出，再通過功率級(jí)給到平臺(tái)上的執(zhí)行機(jī)構(gòu)，完成平臺(tái)系統(tǒng)各控制回路的工作。

5 回路實(shí)現(xiàn)

目前，已實(shí)現(xiàn)了平臺(tái)3個(gè)軸的穩(wěn)定回路及隨動(dòng)回路控制。

5.1 臺(tái)體軸穩(wěn)定回路實(shí)現(xiàn)

根據(jù)回路特性進(jìn)行臺(tái)體軸穩(wěn)定回路設(shè)計(jì)，其Simlink仿真模型如圖4所示，系統(tǒng)開環(huán)Bode圖如圖5所示，系統(tǒng)閉環(huán)Bode圖如圖6所示，系統(tǒng)輸出的階躍響應(yīng)圖如圖7所示。

圖4 臺(tái)體軸穩(wěn)定回路Simlink仿真模型Fig.4 Simulation model of the platform axis stabilization loop“Simlink”

圖5 臺(tái)體軸穩(wěn)定回路開環(huán)Bode圖Fig.5 System open-loop characteristics

圖6 臺(tái)體軸穩(wěn)定回路閉環(huán)Bode圖Fig.6 System close-loop characteristics

圖7 臺(tái)體軸穩(wěn)定回路階躍響應(yīng)圖Fig.7 System output of step response

其校正部分傳函為（采樣頻率4kHz）：

式（2）按式（1）轉(zhuǎn)換為：

由圖5～圖7可得到回路參數(shù)為：帶寬27．1Hz，相裕度38°，幅值裕度16．1dB，調(diào)節(jié)時(shí)間＜0．1s（取0．5%誤差帶），滿足回路要求。從而證明，通過上述方法設(shè)計(jì)的平臺(tái)臺(tái)體軸穩(wěn)定回路，可滿足平臺(tái)系統(tǒng)要求。

5.2 其他回路實(shí)現(xiàn)

為進(jìn)一步證明上述方法的正確性，對(duì)平臺(tái)內(nèi)環(huán)軸穩(wěn)定回路、平臺(tái)外環(huán)軸穩(wěn)定回路、平臺(tái)隨動(dòng)回路進(jìn)行設(shè)計(jì)，最終實(shí)現(xiàn)的回路參數(shù)如表1所示。

表1 回路參數(shù)Table 1 Loop parameters

表1數(shù)據(jù)進(jìn)一步證明，通過上述方法設(shè)計(jì)的平臺(tái)4條典型回路，可滿足平臺(tái)系統(tǒng)要求。該設(shè)計(jì)方法對(duì)于慣性平臺(tái)系統(tǒng)中的其他典型回路——調(diào)平回路、鎖定回路、陀螺加速度計(jì)伺服回路等也同樣適用。

6 結(jié)論

本文提出了基于SOC芯片實(shí)現(xiàn)慣性平臺(tái)系統(tǒng)典型回路控制方法，并進(jìn)行了平臺(tái)4條典型回路的具體實(shí)現(xiàn)。該方法滿足多種算法和系統(tǒng)需求，可實(shí)現(xiàn)自主化、小型化，且功耗小、可靠性高。

［1］黃忠霖．自動(dòng)控制原理的MATLAB實(shí)現(xiàn)［M］．北京：國(guó)防工業(yè)出版社，2007．HUANG Zhong-lin．MATLABachieveofautocontrol theory［M］．Beijing：NationalDefenseIndustry Press，2007．

［2］付夢(mèng)印，鄧志紅，張繼偉．Kalman濾波理論及其在導(dǎo)航系統(tǒng)中的應(yīng)用［M］．北京：科學(xué)出版社，2003．FU Meng-yin，DENG Zhi-hong，ZHANG Ji-wei．Kalman filtering theory and applied in the navigation system［M］．Beijing：Science Press，2003．

［3］薛定宇．控制系統(tǒng)仿真與計(jì)算機(jī)輔助設(shè)計(jì)［M］．北京：清華大學(xué)出版社，2007．XUE Ding-yu．Controlsystem simulation and computer aided design［M］．Beijing：Tsinghua University Press，2007．

［4］謝紅衛(wèi)，鄒逢興，張明，等．現(xiàn)代控制系統(tǒng)（第8版）［M］．北京：高等教育出版社，2001．XIE Hong-wei，ZOU Feng-xing，ZHANG Ming，et al．Moderncontrolsystem（8th）［M］．Beijing：Higher Education Press，2001．

［5］冷建華，李萍，王良紅．?dāng)?shù)字信號(hào)處理［M］．北京：國(guó)防工業(yè)出版社，2002．LENG Jian-hua，LI Ping，WANG Liang-hong．Digital signal procdssing［M］．Beijing：National Defense Industry Press，2002．

［6］劉金琨．先進(jìn)PID控制Matlab仿真［M］．北京：電子工業(yè)出版社，2004．LIU Jin-kun．Simulation of advanced PID control using Matlab［M］．Beijing：Electronics Industry Press，2004．

［7］夏瑞花，吳董軍．PID控制算法的應(yīng)用技巧［J］．中國(guó)科技財(cái)富，2009（24）：68．XIA Rui-hua，WU Dong-jun．The application skills of PID control arithmetic［J］．Technological Fortune of China，2009（24）：68．

［8］劉彬，譚建平，黃長(zhǎng)征．一種改進(jìn)PID控制算法的研究與應(yīng)用［J］．微計(jì)算機(jī)信息，2007，23（16）：15-17．LIU Bin，TAN Jian-ping，HUANG Chang-zheng．Investigation and application of a kind of advanced PID control arithmetic［J］．Microcomputer Information，2007，23（16）：15-17．

The General Control-loop Technology for Multi-axis Stabilization System Based on the SOC Chip

ZHANG Xue-mei，ZHAO You，YAN Guang-ya
（Beijing Institute of Aerospace Control Devices，Beijing 100039）

In this paper，it realizes all of the control loops for platform system based on multi channels signal processing and control SOC chip．Firstly，the population system of platform system using control loops is added in the system for the new generation workflow．Secondly，hardware resources are allocated to the workflow．It designs data processing，algorithm，data process，PWM signal conversion．At last，electrical signals are transferred to control actuator by power amplifier．The method can adapt to various algorithms requirements of system，and it can realize autonomous，small size，low power consumption and high reliability．

SOC；loop；control

V242．4

A

1674-5558（2017）01-01290

10．3969/j．issn．1674-5558．2017．03．006

張學(xué)梅，女，碩士，高級(jí)工程師，研究方向?yàn)槠脚_(tái)電氣系統(tǒng)。

2016-07-04