翟永寧++張翼飛

DOI：10.16660/j.cnki.1674-098X.2017.11.155

摘 要：隨著社會(huì)不斷進(jìn)步，網(wǎng)絡(luò)技術(shù)飛速發(fā)展，“高效、穩(wěn)定”等是以太網(wǎng)的顯著特征，已被廣泛應(yīng)用到多個(gè)領(lǐng)域中，通信、傳輸?shù)?，順利?shí)現(xiàn)了信息數(shù)據(jù)傳輸。因此，筆者站在客觀角度，客觀闡述了以太網(wǎng)、串口數(shù)據(jù)傳輸以及FPGA，探討了基于FPGA的以太網(wǎng)以及串口數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)。

關(guān)鍵詞：FPGA 以太網(wǎng) 串口 數(shù)據(jù) 傳輸系統(tǒng) 設(shè)計(jì)

中圖分類號(hào)：TN273 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2017）04（b）-0155-02

1 以太網(wǎng)數(shù)據(jù)傳輸、串口數(shù)據(jù)傳輸、FPGA

1.1 以太網(wǎng)數(shù)據(jù)傳輸

1973年，Xerox公司提出了以太網(wǎng)技術(shù)，和過(guò)去相比，其信息數(shù)據(jù)傳輸速率明顯提高。以太網(wǎng)主要經(jīng)過(guò)了3個(gè)發(fā)展階段，站在應(yīng)用時(shí)間角度來(lái)說(shuō)，傳統(tǒng)10 Mbps已退出歷史舞臺(tái)，快速以太網(wǎng)、千兆以太網(wǎng)正處于核心位置，但在電力事業(yè)發(fā)展道路上，終將被萬(wàn)兆或者更高速率的以太網(wǎng)取代。以“百兆以太網(wǎng)”為例，在普通雙絞線作用下，最大傳輸距離可達(dá)到100 m，在光纖作用下，其傳輸距離超過(guò)1 000 km，千兆以太網(wǎng)、萬(wàn)兆以太網(wǎng)的傳輸距離遠(yuǎn)遠(yuǎn)超過(guò)百兆以太網(wǎng)。

1.2 串口數(shù)據(jù)傳輸與FPGA

簡(jiǎn)單來(lái)說(shuō)，串口便是傳輸數(shù)據(jù)中采用的串行式逐位傳輸形式，被簡(jiǎn)稱為串行接口。串行通信接口是指計(jì)算機(jī)上九針COM端口，以通信方式為基點(diǎn)，可以將其劃分為不同的類型，即同步串行通信、異步串行通信。以“異步串行通信”為例，單一幀中各位間時(shí)間間隔是固定的，但相鄰幀的時(shí)間間隔并不相同，其一個(gè)幀并不是由單一元素組成，比如，起始位、校驗(yàn)位，115 200 bps是異步串行通信最大傳輸波特率。此外，F(xiàn)PGA出現(xiàn)于1984年，隨著半導(dǎo)體工藝日漸發(fā)展，單位面積硅片中可以生成大批晶體管，F(xiàn)PGA成本大幅度降低，其性能日漸提高。研究者還借助SOPC Builder軟件工具，構(gòu)建出全新的NiosII軟核處理器，具有多樣化的優(yōu)勢(shì)，比如較高的控制性能，F(xiàn)PGA應(yīng)用領(lǐng)域進(jìn)一步擴(kuò)展。

2 基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)

2.1 基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸硬件系統(tǒng)設(shè)計(jì)

在設(shè)計(jì)基于FPGA的以太網(wǎng)數(shù)據(jù)硬件系統(tǒng)中，設(shè)計(jì)者必須準(zhǔn)確把握以太網(wǎng)數(shù)據(jù)傳輸客觀目標(biāo)要求，綜合分析主客觀影響因素，科學(xué)設(shè)計(jì)其硬件電路，需要選擇適宜的數(shù)字平臺(tái)核心FPGA芯片，科學(xué)設(shè)計(jì)存儲(chǔ)電路、以太網(wǎng)電路等。在此基礎(chǔ)上，設(shè)計(jì)者需要利用SOPC Builder工具，搭建合理化的NiosII處理器硬件，優(yōu)化設(shè)計(jì)其總體架構(gòu)的基礎(chǔ)上，科學(xué)設(shè)計(jì)以太網(wǎng)組件MAC、控制組件PIO等。在設(shè)計(jì)硬件電路過(guò)程中，設(shè)計(jì)者需要科學(xué)選取核心FPGA，充分發(fā)揮其核心作用，要具有較強(qiáng)的控制能力、引腳資源豐富，科學(xué)處理信號(hào)，動(dòng)態(tài)控制系統(tǒng)，比如，采集控制、以太網(wǎng)信息數(shù)據(jù)傳輸控制。在設(shè)計(jì)存儲(chǔ)電路的時(shí)候，設(shè)計(jì)者需要根據(jù)以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)客觀要求，選取適宜的存儲(chǔ)器件，即非易失性存儲(chǔ)器件、易失性存儲(chǔ)器件，前者可以用來(lái)存儲(chǔ)FPGA配置文件，即使斷電后存儲(chǔ)的一系列數(shù)據(jù)也不會(huì)丟失，后者可以存儲(chǔ)NiosII處理器運(yùn)行過(guò)程中產(chǎn)生的一系列信息數(shù)據(jù)等，具有多樣化的特點(diǎn)，容量特別大，讀取的速度也非?？欤珨嚯姾蟠鎯?chǔ)的信息數(shù)據(jù)會(huì)丟失。此外，設(shè)計(jì)者需要根據(jù)相關(guān)規(guī)定，優(yōu)化設(shè)計(jì)以太網(wǎng)電路，要具有較高安全性、穩(wěn)定性、較快運(yùn)行速度等，合理設(shè)計(jì)以太網(wǎng)物理層以及物理層收發(fā)器，確保數(shù)據(jù)信息傳輸速度不小于25.6 Mbps，進(jìn)一步提高網(wǎng)絡(luò)系統(tǒng)利用效率。圖1便是基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸硬件結(jié)構(gòu)示意圖。

2.2 基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸軟件系統(tǒng)設(shè)計(jì)

在設(shè)計(jì)過(guò)程中，設(shè)計(jì)者還要科學(xué)設(shè)計(jì)以FPGA為基點(diǎn)的以太網(wǎng)數(shù)據(jù)傳輸軟件系統(tǒng)，充分發(fā)揮C/C++語(yǔ)言編程多樣化作用，根據(jù)NiosII軟件開(kāi)發(fā)環(huán)境特點(diǎn)、性質(zhì)等，順利實(shí)現(xiàn)NiosII處理器一系列操作，以Lab Windows/CVI編程環(huán)境為切入點(diǎn)，優(yōu)化設(shè)計(jì)軟件系統(tǒng)顯控功能。在設(shè)計(jì)NiosII程序的時(shí)候，設(shè)計(jì)者必須準(zhǔn)確把握該程序具體功能需求，將其處理器當(dāng)作基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)的重要服務(wù)端，科學(xué)采集一系列信息數(shù)據(jù)，將其傳輸?shù)綄?duì)應(yīng)的客戶端——顯控軟件，構(gòu)建適宜的網(wǎng)絡(luò)連接，動(dòng)態(tài)控制一系列信息數(shù)據(jù)。設(shè)計(jì)者還要準(zhǔn)確把握該程序工作流程，構(gòu)建程序模塊，設(shè)計(jì)網(wǎng)絡(luò)連接程序、數(shù)據(jù)接收發(fā)送程序、控制數(shù)據(jù)發(fā)送暫停程序，順利傳輸與接收多樣化的網(wǎng)絡(luò)信息數(shù)據(jù)。此外，設(shè)計(jì)者還要顯控軟件功能需求，將顯控軟件作為對(duì)應(yīng)的客戶端，接收、存儲(chǔ)一系列信息數(shù)據(jù)，順利連接、斷開(kāi)網(wǎng)絡(luò)等。

3 基于FPGA的串口數(shù)據(jù)傳輸系統(tǒng)軟件設(shè)計(jì)

在設(shè)計(jì)基于FPGA的串口數(shù)據(jù)傳輸系統(tǒng)中，設(shè)計(jì)者要圍繞其總體設(shè)計(jì)要求，制定合理化的設(shè)計(jì)方案，充分利用FPGA UART IP多樣化作用，順利接收各串口信息數(shù)據(jù)，優(yōu)化調(diào)整對(duì)應(yīng)的傳輸波特率，串行各路信息數(shù)據(jù)，將其傳輸?shù)紻SP中，借助超短基線定位系統(tǒng)作用下的FPGA，實(shí)現(xiàn)以DSP為基點(diǎn)的多串口擴(kuò)展，最大化降低串口數(shù)據(jù)傳輸硬件系統(tǒng)難度，使其更加簡(jiǎn)單化，易于操作，進(jìn)而最大化降低基于FPGA的串口數(shù)據(jù)傳輸系統(tǒng)整體成本，有效提高系統(tǒng)整體運(yùn)營(yíng)效益。在此基礎(chǔ)上，設(shè)計(jì)者需要科學(xué)設(shè)計(jì)多個(gè)模塊，串口數(shù)據(jù)接收模塊、串口輸出選擇模塊、數(shù)據(jù)并串轉(zhuǎn)換模塊等，使其各具特點(diǎn)，展現(xiàn)多樣化功能。在設(shè)計(jì)串口數(shù)據(jù)接收模塊中，設(shè)計(jì)人員先要設(shè)計(jì)電平轉(zhuǎn)換電路，確保串口信息數(shù)據(jù)沒(méi)接入FPGA引腳前轉(zhuǎn)換電平，根據(jù)UART IP特征，以寄存器為切入點(diǎn)，改變海量信息數(shù)據(jù)傳輸過(guò)程中的波特率。在設(shè)計(jì)數(shù)據(jù)并串轉(zhuǎn)換電路中，設(shè)計(jì)者要添加適宜的通道標(biāo)志，在并串轉(zhuǎn)換的基礎(chǔ)上，進(jìn)行ModelSim時(shí)序仿真。在設(shè)計(jì)串口輸出選擇模塊的時(shí)候，設(shè)計(jì)者必須全方位、客觀地分析輸出特定通道串口信息數(shù)據(jù)所呈現(xiàn)的原理，ModelSim時(shí)序仿真設(shè)計(jì)也被包含其中，進(jìn)而充分展現(xiàn)FPGA作用下串口數(shù)據(jù)傳輸系統(tǒng)多樣化功能，優(yōu)化調(diào)整串口波特率。圖2便是以FPGA為基點(diǎn)，多種模塊作用下，多串口數(shù)據(jù)傳輸系統(tǒng)軟件結(jié)構(gòu)示意圖。

4 結(jié)語(yǔ)

總而言之，在設(shè)計(jì)基于FPGA的以太網(wǎng)和串口數(shù)據(jù)傳輸系統(tǒng)中，設(shè)計(jì)者需要以社會(huì)市場(chǎng)為導(dǎo)向，堅(jiān)持一系列設(shè)計(jì)原則，嚴(yán)格按照相關(guān)規(guī)定，準(zhǔn)確把握FPGA的特點(diǎn)、性質(zhì)，多層次優(yōu)化設(shè)計(jì)以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)硬件以及軟件、串口數(shù)據(jù)傳輸系統(tǒng)，多角度合理測(cè)試對(duì)應(yīng)的系統(tǒng)數(shù)據(jù)，在優(yōu)化完善的基礎(chǔ)上，進(jìn)一步提高基于FPGA的以太網(wǎng)和串口數(shù)據(jù)傳輸系統(tǒng)安全性、穩(wěn)定性。以此降低故障發(fā)生率，降低系統(tǒng)運(yùn)行成本，實(shí)現(xiàn)最大化的經(jīng)濟(jì)效益。

參考文獻(xiàn)

[1] 楊新華，王用璽，劉欣.基于FPGA的以太網(wǎng)高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)[J].儀表技術(shù)與傳感器，2013（12）：80-83.

[2] 李正軍，周志權(quán)，趙占鋒.基于FPGA的高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制，2016（9）：188-190，194.

[3] 俞鵬煒，任勇，馮鵬，等.基于FPGA的千兆以太網(wǎng)CMOS圖像數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)[J].國(guó)外電子測(cè)量技術(shù)，2016（11）：76-

81.

[4] 史鵬騰.基于千兆以太網(wǎng)的FPGA雙向數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)[D].西安電子科技大學(xué)，2014.