萬衛(wèi)華　陳磊　趙曉燕

【摘 要】在電子對(duì)抗領(lǐng)域，利用FPGA產(chǎn)生不同分布特性、隨機(jī)性好、周期長、通用性高的隨機(jī)噪聲是實(shí)現(xiàn)各類噪聲干擾的基礎(chǔ)。設(shè)計(jì)了服從均勻分布、瑞利分布、高斯分布的噪聲樣本的FPGA實(shí)現(xiàn)方法，經(jīng)仿真驗(yàn)證設(shè)計(jì)方法有效并可應(yīng)用于工程實(shí)現(xiàn)。

【關(guān)鍵詞】隨機(jī)噪聲；均勻分布；瑞利分布；高斯分布；FPGA

【Abstract】In the field of Electronic Countermeasure Technology， random noise is the basis for achieving various types of noise interference， which has the advantage of a variety of distribution characteristics， good randomness， long cycle， high versatility and being easy to produce by FPGA. The FPGA implementation method of noise samples with uniform distribution， rayleigh distribution and gaussian distribution is designed. The method is validated by simulation and can be applied to engineering.

【Key words】Random noise； Evenly distribution； Rayleigh distribution； Gaussian distribution； FPGA

0 引言

在電子對(duì)抗領(lǐng)域，諸如瞄頻干擾、噪聲調(diào)頻、噪聲調(diào)幅、噪聲調(diào)相、靈巧噪聲等若干噪聲干擾都需要基于噪聲源來實(shí)現(xiàn)。因此，產(chǎn)生不同分布特性、隨機(jī)性好、周期長、通用性高的噪聲樣本很有必要。

現(xiàn)今，隨著FPGA技術(shù)的發(fā)展，F(xiàn)PGA低功耗、高可靠性、在線可編程性、可重構(gòu)性、開發(fā)周期短、開發(fā)費(fèi)用低廉等特性使得通過FPGA快速實(shí)現(xiàn)偽隨機(jī)噪聲樣本成為一種較好的方法[1]。工程上，由于真正意義上的隨機(jī)噪聲樣本在實(shí)際中很難產(chǎn)生，通常采用偽隨機(jī)噪聲來代替[2]。偽隨機(jī)噪聲多由數(shù)字偽隨機(jī)序列經(jīng)過某種形式的變換而產(chǎn)生。利用這種方法經(jīng)過適當(dāng)?shù)乃惴ㄟx擇和優(yōu)化，能在硬件資源占用較少的情況下得到性能相對(duì)較好的隨機(jī)序列。

本文給出服從均勻分布、瑞利分布、高斯分布的偽隨機(jī)噪聲樣本的FPGA實(shí)現(xiàn)方法，經(jīng)仿真驗(yàn)證有效并可應(yīng)用于工程實(shí)現(xiàn)。

1 隨機(jī)噪聲產(chǎn)生原理

根據(jù)射頻噪聲干擾的公式[3]J（t）=U（t）cos[wt+φ（t）]，包絡(luò)函數(shù)U（t）服從瑞利分布，相位函數(shù)φ（t）服從[0，2π]均勻分布，且與U（t）相互獨(dú)立，則J（t）服從高斯分布。可見，高斯噪聲的FPGA實(shí)現(xiàn)過程可分解為：

（1）均勻分布φ（t）的FPGA實(shí)現(xiàn)；

（2）以均勻分布φ（t）為地址對(duì)cos表進(jìn)行查表得cos[φ（t）]；

（3）瑞利分布U（t）的FPGA實(shí)現(xiàn)；

（4）瑞利分布幅值U（t）與查表所得cos[φ（t）]相乘，得高斯噪聲。

1.1 均勻分布的FPGA實(shí)現(xiàn)

m序列是一種常用的偽隨機(jī)序列[4]，具有類似隨機(jī)噪聲的一些統(tǒng)計(jì)特性，是最長線性反饋移存序列。m序列是由線性反饋移位寄存器產(chǎn)生的，如圖1所示，每來一位移位脈沖，各寄存器狀態(tài)右移一位，經(jīng)循環(huán)反饋，從第一級(jí)輸出。按式（1）映射函數(shù)產(chǎn)生隨機(jī)序列，其中f為邏輯函數(shù)，決定產(chǎn)生不同的碼序列，n為寄存器級(jí)數(shù)，決定序列周期2n-1。根據(jù)m序列的均衡特性，將n級(jí)線性反饋移位寄存器狀態(tài)看成無符號(hào)整數(shù)，則狀態(tài)的取值范圍為1～2n-1，并且在一個(gè)周期內(nèi)，移位寄存器的每種狀態(tài)都會(huì)出現(xiàn)且只出現(xiàn)一次，顯然m序列服從均勻分布。

基于m序列的均勻分布噪聲的FPGA實(shí)現(xiàn)中，通過采用多個(gè)不同級(jí)的移位寄存器并行的方法[3]，以達(dá)到多位寬、長周期的均勻噪聲輸出序列。例如對(duì)于200MHz時(shí)鐘而言，要得到12bit的均勻分布噪聲，可取22級(jí)～33級(jí)線性反饋移位寄存器并行輸出得到，輸出序列周期介于2^33～2^55，最小周期約為43s的均勻分布偽隨機(jī)序列。其中每一級(jí)的迭代關(guān)系查反饋系數(shù)表，如22級(jí)m序列多項(xiàng)式滿足，需要22個(gè)寄存器和一個(gè)邏輯單元實(shí)現(xiàn)。依此，整個(gè)實(shí)現(xiàn)過程只需要占少量寄存器和邏輯單元，資源占用很小。

根據(jù)上述參數(shù)產(chǎn)生m序列，經(jīng)matlab采集仿真數(shù)據(jù)分析結(jié)果如圖2，符合均勻分布特性。

1.2 瑞利分布的FPGA實(shí)現(xiàn)

matlab產(chǎn)生滿足要求的瑞利分布隨機(jī)數(shù)，量化后存入rom中，用m序列產(chǎn)生的隨機(jī)序列作為讀地址，完成瑞利分布隨機(jī)數(shù)的隨機(jī)讀取，最終讀取的隨機(jī)數(shù)仍服從瑞利分布，瑞利分布的周期取決于讀地址的周期。仿真結(jié)果如圖3所示，服從瑞利分布特性。

2.3 高斯噪聲的FPGA實(shí)現(xiàn)

以均勻分布隨機(jī)數(shù)（m序列）為地址對(duì)cos表、sin表進(jìn)行查表，輸出值與瑞利分布作乘積，即得到高斯分布，實(shí)驗(yàn)結(jié)果如下，符合高斯分布特性。

3 總結(jié)

上述高斯噪聲的FPGA實(shí)現(xiàn)過程按照射頻噪聲干擾公式來實(shí)現(xiàn)，體現(xiàn)了瑞利分布、均勻分布與高斯分布之間的對(duì)應(yīng)關(guān)系。整個(gè)FPGA實(shí)現(xiàn)過程只需要兩個(gè)乘法器，占用少量寄存器、邏輯單元，資源占用很少。所產(chǎn)生的三種分布特性的隨機(jī)序列能為后續(xù)研究其他噪聲干擾提供周期長、隨機(jī)性好的噪聲樣本。

【參考文獻(xiàn)】

[1]王曉光，鐘勝.基于FPGA實(shí)現(xiàn)圖像加噪的一種設(shè)計(jì)方法[J].紅外與激光工程. 2010年5月.39增刊：534-537.

[2]官朝暉.用于噪聲干擾的偽隨機(jī)噪聲源[J].電子對(duì)抗技術(shù).1998，13（2）：1-6.

[3]趙國慶.雷達(dá)對(duì)抗原理[M].西安：西安電子科技大學(xué)出版社，2012.9.

[4]段穎妮.基于FPGA的m序列發(fā)生器實(shí)現(xiàn)[J].設(shè)計(jì)參考.2009，11（7）：45-51.

[5]曾祥能.基于改進(jìn)M序列的數(shù)字噪聲源設(shè)計(jì)及FPGA實(shí)現(xiàn)[J].電訊技術(shù).2008， 48（3）：79-81.

[6]Muller，M.E.A comparison of methods for generating normal deviates on digital computers. J. ACM 2004， 6， 3， 376-383.

[責(zé)任編輯：朱麗娜]