李明時(shí), 馬 躍, 尹震宇

?

基于ARM+FPGA的嵌入式安全PLC設(shè)計(jì)①

李明時(shí)1,2, 馬 躍1, 尹震宇1

1(中國(guó)科學(xué)院沈陽計(jì)算技術(shù)研究所, 沈陽 110168)2(中國(guó)科學(xué)院大學(xué), 北京 100049)

傳統(tǒng)的PLC系統(tǒng)由于自身系統(tǒng)結(jié)構(gòu)和處理器性能等問題, 在執(zhí)行工業(yè)控制的過程中往往在執(zhí)行了一定時(shí)間后系統(tǒng)就會(huì)發(fā)生慣性停機(jī), 影響工業(yè)生產(chǎn). 提出了基于ARM+FPGA高性能雙處理器的嵌入式安全PLC結(jié)構(gòu)模型, 可以大幅降低系統(tǒng)失效的概率, 提高工業(yè)控制可靠性. 本系統(tǒng)分為硬件結(jié)構(gòu)和軟件系統(tǒng)兩大部分. 硬件部分采用了1oo2D雙通道異構(gòu)冗余安全體系結(jié)構(gòu), 兩條通道配備有安全電路, 兩個(gè)處理器之間設(shè)計(jì)有安全診斷電路, 通過交叉檢測(cè)判斷系統(tǒng)運(yùn)行是否正常. 軟件部分主要包括編譯系統(tǒng)和執(zhí)行系統(tǒng), 編譯系統(tǒng)將編寫的PLC程序轉(zhuǎn)換成機(jī)器可執(zhí)行的代碼也叫做目標(biāo)代碼, 再由執(zhí)行系統(tǒng)進(jìn)行目標(biāo)代碼的執(zhí)行.

ARM; FPGA; 冗余結(jié)構(gòu); 1oo2D; 安全PLC

PLC是一種實(shí)時(shí)性非常強(qiáng)的控制器, 在制造業(yè)和過程控制中占據(jù)了非常重要的位置. 經(jīng)過多年的發(fā)展, PLC系統(tǒng)已經(jīng)比較成熟與完善, 是工業(yè)生產(chǎn)的核心部分. 隨著PLC應(yīng)用領(lǐng)域日益擴(kuò)大, PLC技術(shù)及其產(chǎn)品結(jié)構(gòu)都在不斷改進(jìn), 功能日益強(qiáng)大. 安全PLC系統(tǒng)已經(jīng)成為當(dāng)下工業(yè)控制領(lǐng)域最為重要的部分, 是PLC系統(tǒng)今后發(fā)展的大方向.

由于當(dāng)前工業(yè)控制領(lǐng)域不斷變化更新, 與傳統(tǒng)概念相比更加的復(fù)雜, 存在的不確定因素更多, 所以對(duì)PLC控制要求也越來越高[9]. 隨著嵌入式系統(tǒng)的不斷發(fā)展, 利用系統(tǒng)硬件和軟件資源構(gòu)建嵌入式PLC系統(tǒng)有著廣泛的應(yīng)用前景, 具有良好的兼容性和開放性. 實(shí)時(shí)的嵌入式系統(tǒng)擁有增強(qiáng)系統(tǒng)運(yùn)行可靠性、提高系統(tǒng)的開發(fā)效率、縮短系統(tǒng)研發(fā)周期的顯著特點(diǎn), 因此基于實(shí)時(shí)的嵌入式系統(tǒng)進(jìn)行安全PLC的設(shè)計(jì)已經(jīng)逐漸成為當(dāng)前PLC研發(fā)的一種主要方式.

ARM處理器以及相似的一些性價(jià)比較高的微處理器的推出, 使得嵌入式系統(tǒng)得到了快速地發(fā)展, 而隨著嵌入式技術(shù)的增強(qiáng), 又使得基于嵌入式的PLC系統(tǒng)得到了長(zhǎng)足的進(jìn)步, 嵌入式PLC系統(tǒng)將會(huì)成為工業(yè)控制領(lǐng)域今后最主要的發(fā)展方向.

在現(xiàn)有的一些基于ARM+FPGA結(jié)構(gòu)的PLC系統(tǒng)中, ARM處理器負(fù)責(zé)處理相關(guān)PLC指令, 而FPGA處理器負(fù)責(zé)處理在系統(tǒng)執(zhí)行過程中的一些邏輯, 兩個(gè)處理器之間并沒有進(jìn)行交叉檢測(cè), 不能有效降低系統(tǒng)失效的概率, 提高系統(tǒng)安全性, 這便凸顯出了本系統(tǒng)實(shí)際的研究意義與價(jià)值.

1 安全PLC

安全PLC是指系統(tǒng)本身或外接設(shè)備在系統(tǒng)運(yùn)行的過程中出現(xiàn)執(zhí)行問題或當(dāng)機(jī)時(shí), 仍然可以向處理器做出正確的反饋并且及時(shí)切斷控制連接的可編程邏輯控制系統(tǒng). 與普通PLC不同, 安全PLC不僅可以提供普通PLC的基本功能, 同樣可以實(shí)現(xiàn)更為關(guān)鍵的安全控制功能.

本文中安全PLC主要通過以下技術(shù)創(chuàng)新點(diǎn)進(jìn)行PLC系統(tǒng)安全性的提升:

① 設(shè)計(jì)有安全控制功能結(jié)構(gòu): 使用異構(gòu)冗余處理結(jié)構(gòu), 完成安全控制功能.

② PLC安全狀態(tài)自檢測(cè): 包括線路檢測(cè)、CRC校驗(yàn)、錯(cuò)誤自檢以及雙處理器交叉檢測(cè)等.

③ 安全的編程環(huán)境: 針對(duì)安全PLC邏輯控制功能要求, 設(shè)計(jì)基于IEC 61131-3編程語言的編譯器, 提供PLC輔助編程工具, 以滿足安全控制功能時(shí)的邏輯控制功能需求.

④ PLC硬件的功能安全設(shè)計(jì): 采用ARM+FPGA的高性能雙處理器 , 兩條獨(dú)立的通道并聯(lián)接線, 配備有獨(dú)立的安全電路, 兩個(gè)處理器之間設(shè)計(jì)了一條安全診斷電路, 處理器通過診斷電路進(jìn)行交叉檢測(cè), 進(jìn)而可以判斷系統(tǒng)運(yùn)行的是否正常.

安全PLC主要是為安全級(jí)別較高的電子機(jī)器和工業(yè)設(shè)備而設(shè)計(jì)的, 用于對(duì)關(guān)鍵設(shè)備的控制和對(duì)其進(jìn)行安全地使用. 提高PLC系統(tǒng)的SIL安全等級(jí)可以大幅提高系統(tǒng)內(nèi)部各個(gè)部件在自身安全周期中工作的可靠性和穩(wěn)定性, 這對(duì)于工業(yè)控制創(chuàng)新和發(fā)展具有重要意義.

2 安全PLC的整體結(jié)構(gòu)設(shè)計(jì)

本設(shè)計(jì)研究的是基于ARM+FPGA的雙處理器異構(gòu)冗余結(jié)構(gòu)的嵌入式安全PLC系統(tǒng), 分為PLC硬件結(jié)構(gòu)和PLC軟件系統(tǒng)兩大部分. 安全PLC具備獨(dú)立看門狗復(fù)位電路, 對(duì)信號(hào)的收集、分析處理和輸出過程均使用了雙核冗余結(jié)構(gòu)的方式. 通過互為相異冗余的雙數(shù)據(jù)處理系統(tǒng), 實(shí)現(xiàn)基于冗余采集處理的安全控制系統(tǒng), 滿足數(shù)控系統(tǒng)的安全控制要求.

在安全PLC系統(tǒng)中, 兩個(gè)處理器與I/O之間分別設(shè)計(jì)有各自的安全通信線路, 將使用CRC校驗(yàn)對(duì)安全處理器和安全I(xiàn)/O之間的通信進(jìn)行診斷. 因此, 不僅要檢查接收的數(shù)據(jù)是否等于發(fā)送的數(shù)據(jù), 而且要檢查數(shù)據(jù)的變化. 安全PLC功能結(jié)構(gòu)主要包括以下四部分, 詳見圖1-PLC安全控制功能結(jié)構(gòu)圖.

① 雙通道安全輸入. 每一個(gè)外部輸入都采取雙通道輸入方式連接到兩個(gè)處理器.

② 雙通道處理機(jī)制. 安全PLC內(nèi)部使用了互為冗余的微出理器, 同時(shí)對(duì)每個(gè)安全功能進(jìn)行控制和監(jiān)控, 形成并聯(lián)通道, 并行處理同一個(gè)安全過程. 多個(gè)監(jiān)控系統(tǒng)互為冗余, 只有系統(tǒng)檢測(cè)到該信號(hào)正常且允許輸出.

③ 雙通道安全輸出. 安全PLC的輸出電路內(nèi)部使用了冗余結(jié)構(gòu), 對(duì)每一個(gè)輸出節(jié)點(diǎn)進(jìn)行更加準(zhǔn)確穩(wěn)定的控制, 以保證系統(tǒng)輸出的安全性.

④ 安全診斷電路. ARM處理器和FPGA處理器分別控制兩條線路, 兩條線路并連接線, 兩個(gè)處理器之間設(shè)計(jì)有安全診斷電路, 在PLC系統(tǒng)進(jìn)行安全控制的過程中, 兩個(gè)安全處理器之間進(jìn)行數(shù)據(jù)交互(如配置信息, 關(guān)鍵常量, 數(shù)據(jù)大小, 數(shù)據(jù)處理結(jié)果等)以完成交叉檢測(cè), 檢查兩條通道的處理結(jié)果是否一致, 從而進(jìn)一步判斷目前系統(tǒng)運(yùn)行的是否正常[5].

圖1 PLC安全控制功能結(jié)構(gòu)圖

3 安全PLC硬件結(jié)構(gòu)設(shè)計(jì)

硬件結(jié)構(gòu)是整個(gè)安全PLC系統(tǒng)的可執(zhí)行前提和安全控制基礎(chǔ), 為開發(fā)系統(tǒng)和運(yùn)行系統(tǒng)提供了平臺(tái).

3.1 ARM+FPGA處理器的選用

ARM和FPGA處理器是本系統(tǒng)硬件結(jié)構(gòu)的核心部分. 從本系統(tǒng)可以實(shí)際應(yīng)用到的領(lǐng)域、開發(fā)的成本和開發(fā)的難易程度等因素來考慮, 本系統(tǒng)以ARM-iMX28x和Xilinx SPARTAN-3E XC3S500E芯片作為處理器.

iMX28x處理器主頻454MHz, 支持DDR2和NAND Flash, 并提供多達(dá)5路UART、 1路I2S接口、1路I2C、1 路SPI、1路USB Host接口、4路12bit ADC、1路USB OTG接口、1路10/100M以太網(wǎng)接口、1路SDIO、支持電容式液晶屏和電阻式觸摸屏、滿足信息的采集以及更高水平的工業(yè)控制應(yīng)用.

XC3S500E芯片的等效邏輯門數(shù)為50萬, 等價(jià)于10476個(gè)LCs, 具有多達(dá)158個(gè)用戶I/O(含65個(gè)差分對(duì)I/O), 73kB的分布式RAM, 360kB的RAM和20個(gè)專用乘法器.

3.2異構(gòu)冗余的雙數(shù)據(jù)處理系統(tǒng)

1oo2D冗余結(jié)構(gòu)是具有診斷功能的雙通道處理系統(tǒng), 結(jié)構(gòu)內(nèi)部具有兩重1oo1D系統(tǒng), 兩條線路以并聯(lián)的方式進(jìn)行連接, 并擁有各自的控制線路, 提供了1oo2安全功能, 如圖2所示.

圖2 1oo2D冗余結(jié)構(gòu)

1oo2D 安全控制系統(tǒng)要求具有在一次錯(cuò)誤發(fā)生時(shí)能降級(jí)到 1oo1D 系統(tǒng)的能力, 因此, 兩個(gè)主控制模塊之間要能夠通過通信和信號(hào)判斷對(duì)方模塊的運(yùn)行狀態(tài).

1oo2D冗余安全系統(tǒng)兩個(gè)通道獨(dú)立運(yùn)行, 使用軟件進(jìn)行自測(cè)試和自診斷, PLC根據(jù)不同的系統(tǒng)狀態(tài), 進(jìn)入故障安全模式或?qū)⒐收蠙z測(cè)出來. 使用軟件檢測(cè)硬件時(shí), 從現(xiàn)場(chǎng)至處理器, 能夠在誤動(dòng)作發(fā)生之前就可以發(fā)現(xiàn)它們. 在系統(tǒng)出現(xiàn)問題后, 系統(tǒng)可以降級(jí)到1oo1D的系統(tǒng)繼續(xù)運(yùn)行, 確保出現(xiàn)故障時(shí)整個(gè)系統(tǒng)的完整性. 七種冗余結(jié)構(gòu)的安全性詳見表1[2].

表1 冗余結(jié)構(gòu)安全性

3.3獨(dú)立看門狗復(fù)位電路

使用獨(dú)立的看門狗復(fù)位電路來監(jiān)控設(shè)備是否正常及不正常時(shí)重啟設(shè)備. 對(duì)于嵌入式PLC系統(tǒng), 設(shè)備可能出現(xiàn)死機(jī)等現(xiàn)象. 但是, 這些設(shè)備不可能隨時(shí)有工作人員監(jiān)控, 因此一旦發(fā)生問題, 設(shè)備需要自行重啟.

獨(dú)立看門狗時(shí)鐘由看門狗自身硬件提供, 不受PLC主時(shí)鐘的影響. 在正常工作時(shí), 檢測(cè)ARM+FPGA產(chǎn)生的喂狗信號(hào)是否在一定時(shí)間內(nèi)翻轉(zhuǎn), 如果喂狗信號(hào)產(chǎn)生翻轉(zhuǎn), 定時(shí)器的計(jì)數(shù)清零, 重新計(jì)時(shí). 如果喂狗信號(hào)沒有產(chǎn)生翻轉(zhuǎn), 則產(chǎn)生復(fù)位信號(hào), 上述過程如此重復(fù)循環(huán). 看門狗電路工作原理詳見圖3.

圖3 看門狗復(fù)位電路

4 安全PLC軟件系統(tǒng)設(shè)計(jì)

安全PLC軟件系統(tǒng)由編譯系統(tǒng)和執(zhí)行系統(tǒng)兩大部分組成. 編譯系統(tǒng)將編寫的PLC源程序編譯成與硬件平臺(tái)相關(guān)的機(jī)器可執(zhí)行代碼, 執(zhí)行系統(tǒng)通過執(zhí)行開發(fā)系統(tǒng)中生成的可執(zhí)行代碼, 最后將正確處理后的信號(hào)輸出到控制設(shè)備完成對(duì)機(jī)械設(shè)備的安全控制.

4.1 軟件系統(tǒng)模塊設(shè)計(jì)

安全PLC軟件系統(tǒng)如圖4所示包含編譯系統(tǒng)和執(zhí)行系統(tǒng)兩大部分. 編譯系統(tǒng)包含“程序編輯模塊”、“程序編譯、調(diào)試模塊”以及“通信接口模塊”三個(gè)模塊[14], 執(zhí)行系統(tǒng)包含“通信接口模塊”、“運(yùn)行內(nèi)核模塊”、以及“I/O接口模塊”三個(gè)模塊.

圖4 安全PLC軟件系統(tǒng)結(jié)構(gòu)圖

4.2 CRC校驗(yàn)

使用CRC校驗(yàn)對(duì)安全CPU和安全I(xiàn)/O之間的通信進(jìn)行診斷, 利用除法及余數(shù)的原理來做錯(cuò)誤偵測(cè).

在實(shí)際進(jìn)行校驗(yàn)時(shí), 發(fā)送設(shè)備計(jì)算出CRC值并隨數(shù)據(jù)一同發(fā)送給接收設(shè)備, 接收設(shè)備對(duì)收到的數(shù)據(jù)計(jì)算CRC值并與收到的CRC值進(jìn)行比較, 如果兩個(gè)CRC值不相同則說明通訊過程出現(xiàn)錯(cuò)誤, 如果兩個(gè)CRC值相同則說明通訊正常. 不僅要檢查接收的數(shù)據(jù)是否等于發(fā)送的數(shù)據(jù), 而且要檢查數(shù)據(jù)變化的情況.

在進(jìn)行CRC檢驗(yàn)時(shí), 發(fā)送裝置與接收裝置需要事先設(shè)定一個(gè)好除數(shù)也就是所謂的生成多項(xiàng)式, 一般記作Z(x), 生成多項(xiàng)式的最高位與最低位必須是1. 通常循環(huán)冗余校驗(yàn)的值是8位、16 位或32位的整數(shù), 常用的CRC碼的生成多項(xiàng)式有:

① 8位: CRC8=X8+X5+X4+1

② 16位: CRC16=X16+X15+X5+1

③ 32位: CRC32=X32+X26+X23+X22+X16+X12+X11+X10+X8+X7+X5+X4+X2+X1+1

CRC校驗(yàn)工作過程如圖5所示.

在進(jìn)行CRC計(jì)算前首先將代表發(fā)送數(shù)據(jù)的多項(xiàng)式A(x)乘以xn, 其中n次冪是生成多項(xiàng)式P(x)的最高次冪. 因?yàn)槭褂玫氖嵌M(jìn)制乘法, 所以A(x)*xn的意思就是將A(x)向左移n位, 用來存放余數(shù)P(x), 所以實(shí)際發(fā)送的數(shù)據(jù)就變?yōu)锳(x)* xn+P(x). 在進(jìn)行CRC計(jì)算時(shí), 使用二進(jìn)制也叫做模2運(yùn)算法, 即加法不進(jìn)位, 減法不借位, 這種算法的本質(zhì)意義就是兩個(gè)操作數(shù)進(jìn)行邏輯異或運(yùn)算[13].

圖5 CRC校驗(yàn)流程

5 實(shí)驗(yàn)方案

5.1 實(shí)驗(yàn)設(shè)計(jì)

本實(shí)驗(yàn)將從CPU占用率、內(nèi)存占用率以及系統(tǒng)運(yùn)行的實(shí)時(shí)周期這幾方面對(duì)系統(tǒng)的性能進(jìn)行驗(yàn)證.

① 在LINUX系統(tǒng)下運(yùn)行PLC系統(tǒng), 輸入top指令查看當(dāng)前ARM處理器和FPGA處理器的所在開發(fā)板的CPU占用率和內(nèi)存占用率.

所使用開發(fā)板內(nèi)存為512MB, 如圖6所示, 當(dāng)前內(nèi)存占用為3868B, 內(nèi)存占用率為0.7%, CPU占用率為14%. 可見本PLC系統(tǒng)對(duì)內(nèi)存的占用非常少, 對(duì)CPU的占用也不高, 可以滿足絕大多數(shù)情況下的使用需要.

圖6 CPU和內(nèi)存占用率

② 計(jì)算PLC系統(tǒng)的實(shí)時(shí)周期.

使用梯形圖編輯軟件編寫長(zhǎng)度約為500行的邏輯指令, 使用二進(jìn)制轉(zhuǎn)換插件將LAD文件轉(zhuǎn)換為二進(jìn)制文件, 放入系統(tǒng)進(jìn)行執(zhí)行. 在PLC主循環(huán)執(zhí)行之前, 首先獲取當(dāng)前的系統(tǒng)時(shí)間, 在PLC執(zhí)行第一次循環(huán)之后, 再次獲取系統(tǒng)當(dāng)前時(shí)間, 通過前后兩個(gè)時(shí)間可以算出進(jìn)程的執(zhí)行周期. 經(jīng)過計(jì)算, 完成此邏輯指令用時(shí)約為2ms, 如果將邏輯指令的長(zhǎng)度提高到1300行左右, 那么計(jì)算可得完成邏輯指令用時(shí)約為4ms, 實(shí)驗(yàn)流程如圖7所示.

圖7 實(shí)時(shí)周期實(shí)驗(yàn)流程圖

5.2 實(shí)驗(yàn)結(jié)論

通過實(shí)驗(yàn)結(jié)果可以看出本系統(tǒng)具有良好的綜合性能, 可以正確處理需要執(zhí)行的邏輯指令, 在穩(wěn)定性與運(yùn)行速度方面都顯示出了良好的執(zhí)行結(jié)果.

6 總結(jié)

本系統(tǒng)使用ARM+FPGA的雙處理器結(jié)構(gòu), 設(shè)計(jì)研究了基于1oo2D異構(gòu)冗余模型的安全PLC系統(tǒng), 給出了安全PLC系統(tǒng)主要的安全控制功能結(jié)構(gòu)、硬件系統(tǒng)的設(shè)計(jì)、編譯系統(tǒng)的模塊設(shè)計(jì)以及看門狗復(fù)位電路、CRC校驗(yàn)等關(guān)鍵技術(shù)在本系統(tǒng)中的詳細(xì)設(shè)計(jì).

最近幾十年來, 一部分工業(yè)生產(chǎn)事故的原因是由于計(jì)算機(jī)控制系統(tǒng)的當(dāng)機(jī)或錯(cuò)誤執(zhí)行所導(dǎo)致的, 引起了人員的傷亡和設(shè)備財(cái)產(chǎn)的損失. 這些事件也提醒著國(guó)家、相關(guān)技術(shù)人員以及普通百姓, 要強(qiáng)化對(duì)生產(chǎn)過程的危險(xiǎn)性、建立工業(yè)安全流程的意識(shí). 由于目前工 業(yè)控制領(lǐng)域的先進(jìn)化和高復(fù)雜化, 傳統(tǒng)PLC已經(jīng)不能滿足高安全性、高可用性的要求, 本系統(tǒng)提出的對(duì)于提高PLC安全性的技術(shù)創(chuàng)新對(duì)于安全控制系統(tǒng)的發(fā)展有著重要的意義.

1 季照平.基于單片機(jī)ARM嵌入式技術(shù)的數(shù)控系統(tǒng)的開發(fā)研究.輕工科技,2015,(11):47–68.

2 林通.基于FPGA的安全ePLC的研究[碩士學(xué)位論文].杭州:杭州電子科技大學(xué),2015.

3 鄭凌.基于CPU_FPGA的異構(gòu)多核系統(tǒng)設(shè)計(jì)及并行編程模型研究[碩士學(xué)位論文].西安:西安電子科技大學(xué),2014.

4 劉志穎,鄭松.異構(gòu)三重冗余控制系統(tǒng)的設(shè)計(jì)與可靠性評(píng)估.電氣技術(shù),2014,(4):54–59.

5 宋巖.基于1oo2D體系結(jié)構(gòu)的高可用安全儀表.信息與控制,2013,42(4):521–528.

6 劉建康.基于ARM_FPGA的嵌入式數(shù)控系統(tǒng)硬件設(shè)計(jì)[碩士學(xué)位論文].哈爾濱:哈爾濱工業(yè)大學(xué),2013.

7 任慰.以實(shí)時(shí)操作系統(tǒng)為中心的嵌入式系統(tǒng)平臺(tái)化設(shè)計(jì)研究[博士學(xué)位論文].武漢:華中科技大學(xué),2013.

8 欒朋.基于嵌入式ARM的PLC設(shè)計(jì)與實(shí)現(xiàn)[碩士學(xué)位論文].沈陽:沈陽理工大學(xué),2013.

9 王麟琨,方曉時(shí),王春喜.功能安全PLC標(biāo)準(zhǔn)化進(jìn)展及技術(shù)概述.中國(guó)儀器儀表,2012,(8):40–45.

10 張?zhí)m洋.淺析安全 PLC 的性能和結(jié)構(gòu).科技向?qū)?2012,(6): 153.

11 韓雪濤,韓廣興,吳瑛.PLC梯形圖及語句表.北京:人民郵電出版社,2012.

12 黃金柱.異構(gòu)雙處理器系統(tǒng)功能安全設(shè)計(jì)方法研究[碩士學(xué)位論文].武漢:華中科技大學(xué),2012.

13 王志學(xué),麥曉冬,符睿.循環(huán)冗余校驗(yàn)原理分析及硬件實(shí)現(xiàn).科技信息,2011,(7):44–81.

14 黃曉斌.基于嵌入式Linux的軟PLC系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[碩士學(xué)位論文].長(zhǎng)沙:中南大學(xué),2008.

15 華镕.常規(guī)PLC和安全PLC的區(qū)別.儀器儀表標(biāo)準(zhǔn)化與計(jì)量,2007,(4):6–9.

16 John KH, Tiegelkamp M. IEC 61131-3: Programming Industrial Automation Systems. Berlin: Springer-Verlag, 2010.

Design of Embedded Security PLC Based on ARM+FPGA

LI Ming-Shi1,2, MA Yue1, YIN Zhen-Yu1

1(Shenyang Institute of Computer Technology, Chinese Academy of Sciences, Shenyang 110168, China)2(University of Chinese Academy of Sciences, Beijing 100049, China)

The traditional PLC system, due to the problems of its system structure and processor performance, in the process of the implementation in industrial control, often occurs the inertial downtime after a certain execution time, which influences the industrial production. The paper proposes the embedded security PLC structure model, which is based on ARM + FPGA dual processor with high performance, which can greatly reduce the probability of system failure, and improve the reliability of industrial control. This system is divided into hardware structure and software system of two parts. The hardware part adopts the double channel, which is equipped with a safety circuit, heterogeneous redundancy security architecture based on 1oo2d, and safety diagnosis circuit is designed between the two processors, determines whether a system running normally by cross detection. The software part mainly includes the build system and executive system, the build system writes PLC program into executable machine code which is called the target code, and then the execution system executes the target code.

ARM; FPGA; redundant structure; 1oo2D; security PLC

國(guó)家科技重大專項(xiàng)(2014ZX04009031)

2016-07-01;

2016-08-08

[10.15888/j.cnki.csa.005661]