曹 暉 胡衛(wèi)鵬

(西安電子工程研究所 西安 710100)

雷達(dá)伺服中雙通道旋變測(cè)角系統(tǒng)的設(shè)計(jì)

曹 暉 胡衛(wèi)鵬

(西安電子工程研究所 西安 710100)

本文基于可編程邏輯器件FPGA-XC3S200A，采用了新型旋變解碼芯片AD2S1210，設(shè)計(jì)了雙通道旋轉(zhuǎn)變壓器解調(diào)的接口電路，并研究了雙通道旋變解調(diào)的數(shù)字處理方法。該設(shè)計(jì)充分利用了AD2S1210集激磁和解調(diào)為一身的特點(diǎn)，極大地簡(jiǎn)化了外部接口電路。實(shí)踐證明該信號(hào)采集系統(tǒng)不僅能完全滿足雙通道旋轉(zhuǎn)變壓器測(cè)角系統(tǒng)的需要，同時(shí)還具有精度高，可靠性高，成本低，抗干擾能力強(qiáng)等優(yōu)點(diǎn)。

旋轉(zhuǎn)變壓器;雙通道;FPGA; AD2S1210

0 引言

測(cè)角系統(tǒng)的運(yùn)動(dòng)精度和響應(yīng)速度直接影響到雷達(dá)定位和跟蹤目標(biāo)的準(zhǔn)確性。測(cè)角系統(tǒng)常用的位置傳感器有旋轉(zhuǎn)變壓器(簡(jiǎn)稱旋變)和光電碼盤(pán)。相比光電碼盤(pán),旋變常應(yīng)用于在某些工作環(huán)境惡劣的場(chǎng)合，如具有高震動(dòng)，嚴(yán)寒、潮濕、高速等等。

雙通道旋轉(zhuǎn)變壓器是將兩個(gè)極對(duì)數(shù)不等的旋轉(zhuǎn)變壓器合在一起。通常極對(duì)數(shù)少的稱為粗機(jī)，而極對(duì)數(shù)多的稱為精機(jī)。當(dāng)轉(zhuǎn)子旋轉(zhuǎn)一周時(shí)，副邊輸出的兩種不同頻率的正弦波電壓信號(hào)，構(gòu)成粗精雙通道系統(tǒng)。在激磁繞組輸入正弦電壓Uref后，在粗通道的定子繞組感應(yīng)輸出兩組出正余弦電壓Uc_sin，Uc_cos；在精通道的定子繞組感應(yīng)子繞組感應(yīng)輸出兩組正余弦電壓Uf_sin，Uf_cos。測(cè)角系統(tǒng)根據(jù)Uref、Uf_sin和Uf_sin三者的關(guān)系來(lái)計(jì)算出旋變相應(yīng)的角位置信息。

1 總體設(shè)計(jì)方案

R/D(旋變/數(shù)字)轉(zhuǎn)換芯片是專門(mén)針對(duì)旋變測(cè)角系統(tǒng)設(shè)計(jì)的。通用的R/D芯片需要外部勵(lì)磁電路產(chǎn)生激磁電壓Uref，而新型R/D——AD2S1210不僅可以進(jìn)行R/D轉(zhuǎn)換，而且可自產(chǎn)生激磁電壓Uref，極大簡(jiǎn)化了外圍電路。其主要工作特性和參數(shù)為：①+5V單電源供電，邏輯接口電壓可兼容+2.3 V至+5 V；②10位/12位/14位/16位多種分辨率供用戶選擇，最大跟蹤速率為3125 rps，精度最高可達(dá)±2.5弧分；③內(nèi)置可編程正弦波晶振器，可以將激勵(lì)頻率設(shè)置為2 kHz至20 kHz范圍內(nèi)的多個(gè)標(biāo)準(zhǔn)頻率；④同時(shí)具有串行通訊和并行兩種對(duì)外數(shù)據(jù)接口；⑤可以選擇輸出絕對(duì)位置與速度信息。該芯片所需外圍電路簡(jiǎn)單，適用于各種旋變輸出信號(hào)的數(shù)摸轉(zhuǎn)換，抗干擾能力強(qiáng)，而且功能豐富，性價(jià)比較高。

系統(tǒng)中處理器采用Xilinx公司的FPGA Spartan-3A的XC3S200A，主要完成AD2S1210的寄存器配置、旋變數(shù)號(hào)的采集、角度信息的處理和外部通信等功能，該芯片容量為20萬(wàn)門(mén)，片上有分布式RAM 28 kbit和塊RAM288 kbit，還有248個(gè)IO口可供用戶自由配置。

系統(tǒng)總功能如圖2。FPGA主要完成旋變解調(diào)和通信功能。旋變解調(diào)功能即控制兩片集成芯片AD2S1210解調(diào)雙通道旋變，其中主片AD2S1210作為產(chǎn)生勵(lì)磁信號(hào)和旋轉(zhuǎn)變壓器精通道的解碼，從片AD2S1210只負(fù)責(zé)旋轉(zhuǎn)變壓器粗通道的解碼。兩片AD2S1210將旋轉(zhuǎn)變壓器輸出的模擬量轉(zhuǎn)換成與之對(duì)應(yīng)的數(shù)字量，F(xiàn)PGA分時(shí)讀取兩片AD2S1210輸出的并行數(shù)據(jù)，將它們進(jìn)行誤差補(bǔ)償和數(shù)據(jù)組合后，然后用串口方式發(fā)送出去(圖2)。

2 硬件電路框圖

系統(tǒng)硬件電路框圖如圖3所示。

系統(tǒng)必須要保證兩片AD2S1210時(shí)序同步，這樣才能保證在同一時(shí)刻讀取的粗通道和精通道碼值在一個(gè)時(shí)間點(diǎn)上，因此，兩片AD2S1210的時(shí)鐘頻率CLKIN是由同一片8.192M的有源晶體產(chǎn)生的，且印制板上嚴(yán)格保證晶體clkout腳到兩片AD2S1210的CLKIN引腳的距離相等。 AD2S1210輸出的勵(lì)磁信號(hào)的負(fù)載能力只有±100 μA，系統(tǒng)需要選用功率運(yùn)放來(lái)提高勵(lì)磁電壓的負(fù)載能力。PA162是APEX公司生產(chǎn)的一款高性價(jià)比的集成功率放大器，它具有低損耗、高帶寬(可達(dá)1.1MHz)、價(jià)格低等優(yōu)點(diǎn)，可完全滿足勵(lì)磁信號(hào)調(diào)理的要求。一片PA162內(nèi)部集成四個(gè)功放(U1～U4)。系統(tǒng)選用的旋變要求勵(lì)磁信號(hào)峰-峰值為8V，而AD2S1210能接收的正余弦信號(hào)峰-峰值為(3.15±10%)V，所以必須把勵(lì)磁信號(hào)電壓調(diào)理到合適的范圍。 FPGA-XC3S200A為主控制芯片，它初始化一片AD2S1210，使它產(chǎn)生正弦差分信號(hào)EXC1和EXC1LO，經(jīng)過(guò)功率放大器PA162的調(diào)理和濾波后，為L(zhǎng)ICI和LICILO，該電壓作為旋變的初級(jí)勵(lì)磁電壓。

3 軟件設(shè)計(jì)

3.1 軟件頂層設(shè)計(jì)

FPGA程序設(shè)計(jì)采用vhdl硬件描述語(yǔ)言編寫(xiě)，模塊化的設(shè)計(jì)流程。圖4為FPGA fpga軟件頂層設(shè)計(jì)方案，軟件內(nèi)部共分為7個(gè)子模塊，其中FIFO模塊用于在AD2S1210和讀位置/角速度編碼模塊之間作數(shù)據(jù)緩沖；雙口RAM可以解決兩個(gè)不同步時(shí)鐘之間的數(shù)據(jù)交換的不同步問(wèn)題；串口5ms定時(shí)發(fā)送一幀數(shù)據(jù)，共7個(gè)字節(jié)，包括幀頭、速度、組合嗎和校驗(yàn)和。正常工作時(shí)，AD2S1210的DOS和LOT引腳均輸出高電平，DOS引腳輸出低電平表示旋轉(zhuǎn)變壓器反饋正弦和余弦信號(hào)不良(如信號(hào)線接觸不良)，LOT引腳輸出高電平表示AD2S1210工作狀態(tài)不正常。故障檢測(cè)/復(fù)位模塊定時(shí)檢測(cè)這兩個(gè)引腳以避免系統(tǒng)輸出錯(cuò)誤信息。

3.2 AD2S1210的數(shù)據(jù)讀取

AD2S1210的寄存器配置和讀取方式均采用并口模式。操作方式以并口讀數(shù)據(jù)時(shí)序(圖5)為例說(shuō)明。CLKIN——AD2S1210的輸入時(shí)鐘，典型值為8.192M；SAMPLE——必須保持(2 × Tclk + 20)時(shí)長(zhǎng)的低電平，以保證位置和速度積分器數(shù)據(jù)正確鎖存到對(duì)應(yīng)的寄存器中；CS——為片選信號(hào)，低電平有效；RD——讀使能信號(hào)，由高到低的電平，用來(lái)啟動(dòng)讀輸出寄存器，旋變的位置、角度和故障數(shù)據(jù)將會(huì)并行輸出至DATA(引腳DB15～DB0)。A0、A1——可選擇讀出的數(shù)據(jù)是位置信息還是角度信息。

3.3 誤差修正模塊

本系統(tǒng)選用的雙通道旋變粗/精機(jī)的極對(duì)數(shù)比值為1/32時(shí)，即旋轉(zhuǎn)變壓器轉(zhuǎn)子旋轉(zhuǎn)1周(360°)，這時(shí)相當(dāng)于粗機(jī)轉(zhuǎn)了1圈，而精機(jī)旋轉(zhuǎn)了32圈，即精軸旋轉(zhuǎn)1圈只轉(zhuǎn)過(guò)了11.25°(360°/32)。因此，精機(jī)解碼后的數(shù)字角最高位(Q1)相當(dāng)于粗軸的第六位(P6)位。由于在相同測(cè)量比例尺下，精機(jī)的測(cè)量精度肯定比粗機(jī)要高的數(shù)字準(zhǔn)確，所以16位編碼值粗/精數(shù)字角組合的原則是：粗精機(jī)都采用14位數(shù)字量采樣，16位的高5位使用粗機(jī)的高5位(P1～P5)，16位的低11位使用精軸的高11位(Q1～Q11)。

由于雙通道旋轉(zhuǎn)變壓器受到加工精度的限制，當(dāng)轉(zhuǎn)子轉(zhuǎn)動(dòng)時(shí)，粗碼盤(pán)和精碼盤(pán)基準(zhǔn)之間存在著誤差，粗/精通道對(duì)應(yīng)位可能不同時(shí)變化。也就是存在粗通道數(shù)據(jù)變化時(shí)，精通道對(duì)應(yīng)位的數(shù)據(jù)相對(duì)滯后；精通道數(shù)據(jù)變化，而粗通道對(duì)應(yīng)位的數(shù)據(jù)相對(duì)滯后，因此還要對(duì)解碼后的數(shù)據(jù)進(jìn)行誤差修正。定義A、B為精通道的最高兩位，定義C、D為與精通道權(quán)值相同的粗通道的對(duì)應(yīng)兩位，定義為K粗通道中權(quán)值比精通道最高位高一位的數(shù)據(jù)位。根據(jù)糾錯(cuò)邏輯表(表1)即可判斷出是否要對(duì)糾錯(cuò)位糾錯(cuò)。

表1 糾錯(cuò)邏輯表

ABCD糾錯(cuò)位0011K+11100K-1

4 實(shí)驗(yàn)結(jié)果及結(jié)論

實(shí)驗(yàn)采用32對(duì)極旋變作為測(cè)角對(duì)象，單通道分辨率為14位，組合碼為16位。AD2S1210產(chǎn)生的旋變勵(lì)磁輸入波形和旋變粗機(jī)sin輸出如圖6所示。由圖6可知，AD1210的產(chǎn)生的激磁波形平滑，頻率精確可用。

表2為旋變測(cè)角系統(tǒng)的實(shí)測(cè)數(shù)據(jù)，可以看出測(cè)量值與真實(shí)值的誤差控制在0.02°以內(nèi)，可以滿足系統(tǒng)需要，精度較高。

表2 實(shí)驗(yàn)測(cè)角數(shù)據(jù)

待測(cè)角度軸角軸角誤差0°359.99°-0.01°45°045.01°+0.01°90°90.00°-0.00°135°134.98°+0.02°180°180.01°+0.01°225°224.98°-0.02°270°270.02°+0.02°315°314.98°-0.02°

論文設(shè)計(jì)了一種基于FPGA和AD2S1210的雙通道旋轉(zhuǎn)變壓器測(cè)角系統(tǒng)。系統(tǒng)不僅選用了低成本RDC采集芯片AD2S1210具有外圍接口電路簡(jiǎn)潔的特點(diǎn)，而且充分利用了FPGA豐富的硬件資源，將復(fù)雜數(shù)字和控制運(yùn)算用FPGA來(lái)實(shí)現(xiàn)，，大大簡(jiǎn)化了電路設(shè)計(jì)并且提高了系統(tǒng)的穩(wěn)定性。實(shí)驗(yàn)證明此測(cè)角系統(tǒng)精度高、可靠性好、成本低，能完全能夠滿足高精度測(cè)角系統(tǒng)的要求。

[1] 王宏.基于AD2S83的角位置檢測(cè)系統(tǒng)及其在雷達(dá)伺服系統(tǒng)中的應(yīng)用[J].電子工程師, 2002, 28(5) ：19-2

[2] 葉敏，周文暉，顧偉康.基于FPGA的實(shí)時(shí)圖像濾波及邊緣檢測(cè)方法[J].傳感技術(shù)學(xué)報(bào)，2007，20(3) ：623-627.

[3] 徐大林，高文政.基于FPGA的多極旋轉(zhuǎn)變壓器粗、精數(shù)據(jù)組合：雙速處理器的設(shè)計(jì)與實(shí)現(xiàn)[J].測(cè)控技術(shù)，2006,25(5)：42-45.

[4] 侯伯亨，顧新.VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)[J].西安：西安電子科技大學(xué)出版社，1999.

[5] 王琳，宋國(guó)榮，王永梁.旋轉(zhuǎn)變壓器轉(zhuǎn)角及幅值的微機(jī)測(cè)量系統(tǒng)[J].北京工業(yè)大學(xué)學(xué)報(bào)，2000，26(S1)：15-17.

[6] Boom R. W.，Peterson H. A.Superconductive Storage for Power System[J].IEEE Trans.on Magn，1972(8)：701-703.

DesignofTwo-ChannelResolverBasedAngleMeasurementforRadarServoSystem

Cao Hui, Hu Weipeng

(Xi’an Electronic Engineering Research Institute, Xi’an 710100)

Based on programmable logic device FPGA-XC3S200A, an interfacing circuit of two-channel resolver demodulation is designed by using a new resolving decoding chip AD2S1210, and digital processing method for two-channel resolver demodulation is studied. Feature of the AD2S1210, i.e. integration of excitation and demodulation function, is token fully advantage in the design, and external interfacing circuit get simplified significantly. Practical application verified that, signal acquisition system can fully satisfy requirements of two-channel resolver angle measurement system, meanwhile it features high accuracy, high reliability, low cost and good anti-interference capability.

resolver; two-channel; FPGA; AD2S1210

2017-03-16

曹暉(1984-)男，工程師。主要研究方向電氣及自動(dòng)化控制技術(shù)。

TN957

A

1008-8652(2017)03-072-04