黃海霞　鄧伊瑤　蔡玉

【摘 要】《計算機組成原理》是一門重要的硬件基礎(chǔ)性課程，其主要以馮·諾依曼結(jié)構(gòu)為基礎(chǔ)，詳細介紹計算機五大部件的組成、結(jié)構(gòu)、工作原理、設(shè)計思想等，著重培養(yǎng)學生對計算機底層硬件的分析、應用、設(shè)計創(chuàng)新能力。本實驗用MAX+plusII軟件作為仿真平臺，首先根據(jù)直接補碼陣列乘法器的邏輯表達式畫出原理圖，然后根據(jù)原理圖仿真出3*3位補碼相乘的結(jié)果。通本實驗可以驗證十進制數(shù)轉(zhuǎn)換為二進制數(shù)的正確性。由此實驗結(jié)合理論知識，加深學生對各硬件的結(jié)構(gòu)和功能的理解，加深學生對計算機內(nèi)部硬件部分中央處理器的運算器計算過程的了解。

【關(guān)鍵詞】MAX+plusII；二進制；直接補碼陣列乘法器；十進制

中圖分類號： TP18 文獻標識碼： A 文章編號： 2095-2457（2017）26-0043-002

Talking about the Experiment Reform Method of 3*3 Direct Complementary Array Multiplier

HUANG Hai-xia DENG Yi-yao CAI Yu

（College of Information Science and Technology， Guilin University of Electronic Technology， Guilin， Guangxi 541004， China）

【Abstract】“Computer Principle” is an important basic course of hardware. Based on von Neumann structure， this paper introduces the composition， structure， working principle and design idea of the five major parts of computer in detail. Analysis of the underlying computer hardware， application， design innovation. In this experiment， MAX+plusII software is used as the simulation platform. First， the schematic diagram is drawn according to the logical expression of the direct complement array array multiplier， and then the result of multiplication by 3*3 complement is simulated according to the schematic diagram. Through this experiment can verify the correctness of binary numbers converted to decimal. This experiment combined with theoretical knowledge， deepen studentsunderstanding of the structure and function of each hardware， and deepen students understanding of computing process of computing unit of the central processor in the hardware part of the computer.

【Key words】MAX+plusII； Binary； Direct Complement Array Multiplier； Decimal

0 前言

近年來，隨著教育改革的不斷深入，在高等教育對人才的培養(yǎng)目標要求上，強調(diào)了對學生應用能力和實踐動手能力的培養(yǎng)。因此，通過實驗可以驗證理論知識，加深對各硬件的結(jié)構(gòu)和功能的理解，在此基礎(chǔ)上通過調(diào)用各個硬件來實現(xiàn)設(shè)計的任務。但是在計算機組成原理的實驗教學中并沒有達到既定的目標，實驗教學中存在著不足?！队嬎銠C組成原理》作為計算機類專業(yè)的必修技術(shù)基礎(chǔ)課程，在這種情況下，如何更好地就該課程的實驗教學內(nèi)容作出統(tǒng)籌安排，并進行合理地優(yōu)化整合，使該課程教學達到高效的教學目的，是當前急需解決的重要問題。本課程從系統(tǒng)能力的角度出發(fā)，通過“計算機組成原理”實驗課程教學，調(diào)整教學方案，首先從教學思想上改變，在實驗方案方面做改革，幫助學生樹立正確的學習觀，培養(yǎng)學生學習興趣，提高學生計算機組成原理的動手能力。

1 教學模式的改革

實驗課程教學改革方案的探索與研究基于完善的校內(nèi)實訓基地、合理的師資隊伍基礎(chǔ)之上，具有較強的可操作性，保證改革工作的完善開展。過去計算機組成原理實驗方法是學生在實驗儀器上直接輸入3*3位補碼，結(jié)果由機器算出，學生直接記錄機器算出的結(jié)果。這樣的教學模式存在著學生實驗做完了，對計算機內(nèi)部的構(gòu)造完全不知。因此本實驗將先進的EDA開發(fā)工具和技術(shù)引入實驗中，并更新傳統(tǒng)硬件實驗中的陳舊內(nèi)容、模式及其實驗平臺，在以往的驗證性實驗基礎(chǔ)上增加設(shè)計性實驗，鞏固學生課堂學習的內(nèi)容。

2 3*3位直接補碼陣列乘法器設(shè)計過程

直接補碼陣列乘法器可以直接求出兩個補碼相乘的積，由于符號位也參加運算，運算速度比起原碼陣列乘法器快得多。

3位×3位直接補碼陣列乘法器邏輯原理圖由圖1所示，根據(jù)圖1原理圖，在MAX+plusII軟件平臺上畫出的原理圖由圖2與圖3所示。其中圖2是由9個雙引腳的與門構(gòu)成。一般對于n位xn位直接補碼陣列乘法器，需要（n-1）*（n-2）/2個0類全加器（n-1）*（n-2）/2個1類全加器，（2n-2）個2類全加器，因此圖3由一個0類全加器，一個1類全加器，四個2類全加器構(gòu)成。endprint

由圖2所示：令A=（A2）A1A0，B=（B2）B1B0，且A為被乘數(shù)，B為乘數(shù)。補碼A的真值a=A2×22+A1×21+A0×20；補碼B的真值b=B2×22+B1×21+B0×20；即在將補碼直接轉(zhuǎn)換成真值時，符號位取負權(quán)值，其余位取正權(quán)值。其中加括號的最高位為符號位。

將（A2）A1A0與（B2）B1B0進行兩兩相乘的算法過程如以下式子1-1至式子1-6所示：

以上AxB的三位二進制直接補碼陣列乘法的式子中，（A2）與（B2）加上括號表示的是負數(shù)，A0B0表示的是A0和B0兩個二進制數(shù)進行相與，等同于將A0和B0兩個二進制數(shù)輸入一個兩腳的與門，輸出的結(jié)果為A0B0。（A2）B0 ，A1B0，A0B0，（A2）B1，A1B1，A0B1，（A2）B2，A1（B0），A0（B0） 表示的同樣是兩個二進制數(shù)進行兩兩相與。

圖3所示是三位二進制互相兩兩相與后，進入全加器進行相加。全加器有0類，1類，2類，3類全加器。對0類、3類全加器邏輯表達式有：

S=XYZ+XYZ+XYZ+XYZ

C=XY+YZ+XZ

對1類、2類全加器邏輯表達式，則有：

S=XYZ+XYZ+XYZ+XYZ

C=XY+XZ+YZ

三位陣列乘法器的整體設(shè)計包含6個加法器模塊。直接補碼陣列乘法器除了采用0類全加器之外，還采用了1類和2類全加器，其中1類和2類全加器的邏輯表達式一樣，因此可以用1類全加器替代2類全加器。本題并沒有使用3類全加器。（P5）P4P3P2P1P0為乘積的輸出端，P5為符號位。

該方案稱為三位直接補碼陣列乘法器，由圖3可以看出，第一行是0類全加器，第二行左邊的是1類全加器，其余四個是2類全加器，2類全加器可以用1類全加器替代。所有全加器的輸入輸出端凡帶小圓圈，表示帶負權(quán)。

（1）0類全加器的輸入端為：左邊X 、Y 、Z為正輸入，其中Z為低位進位。輸出端：本位和S ，左斜為向高位進位C。

（2）1類全加器的輸入端為：左邊X、Y為正輸入，Z （帶負權(quán)）為低位進位。輸出端：右邊本位和S （帶負權(quán)） 為負輸出， C為低位向高位進位，為正輸出。

3 仿真調(diào)試

仿真調(diào)試主要驗證設(shè)計電路邏輯功能、時序的正確性，本設(shè)計中主要采用功能仿真方法對設(shè)計的電路進行仿真。由圖2、圖3得出的仿真圖為圖4.

2類全加器輸入端為：左邊為X 、Y（本位兩個加數(shù)皆為負數(shù)）和Z（為低位進位負數(shù)）。輸出端為：右邊S （為本位和正數(shù)）和左C（向高位進位帶負權(quán)） 。

（1）建立仿真波形文件及仿真信號選擇

功能仿真時，首先建立仿真波形文件，選擇仿真信號，對選定的輸入信號輸入兩個二進制補碼數(shù)，觀察輸出結(jié)果是否正確，以判斷直接補碼陣列乘法器電路設(shè)計的正確性。選定的仿真信號和設(shè)置的二進制參數(shù)如表2所示。

（2）功能仿真結(jié)果與分析

功能仿真波形結(jié)果如圖4所示，仿真數(shù)據(jù)結(jié)果如表2所示。由表2的內(nèi)容可看出功能仿真結(jié)果是正確的，進而說明電路設(shè)計的正確性。

4 結(jié)論

針對實踐教學方案的探索，通過對實驗部分的改革，采用MAX+plusII軟件仿真硬件內(nèi)部構(gòu)造建設(shè)綜合性、設(shè)計性實驗。針對理論與實際相結(jié)合的改革，在講授有關(guān)內(nèi)容時，根據(jù)理論聯(lián)系實踐設(shè)計直接補碼陣列乘法器的實驗內(nèi)容，使直接補碼陣列乘法器的內(nèi)部構(gòu)造更加清晰明了，學生容易理解。

【參考文獻】

[1]曹昕燕.EDA技術(shù)實驗與課程設(shè)計[M].北京：清華大學出版社，2006.

[2]范延濱.微型計算機系統(tǒng)原理、接口與EDA設(shè)計技術(shù)[M].北京：北京郵電大學出版社，2006.

[3]楊天行.計算機技術(shù).北京：國防工業(yè)出版社，1999.

[4]李勇，裘式綱，等.計算機原理與設(shè)計.長沙：國防大學出版社，1989.

[5]王愛英.計算機組成與結(jié)構(gòu)（第4版）[M].北京：清華大學出版社，2006.

[6]侯伯亨，顧新.VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計[M].西安：西安電子科技大學出版社，1998.5-9.

[7]陳智勇.計算機組成原理[M].西安電子科技大學出版社，

[8]白中英.計算機組成原理題解、題庫與實驗（第3版）[M].北京：科學出版社，2001

[9]廖裕評，陸瑞強.CPLD數(shù)字電路設(shè)計——使用MAX+PLUSⅡ[M].北京：清華大學出版社，2001.217-221.

[10]王爾乾.數(shù)字邏輯及數(shù)字集成電路.北京：清華大學出版社，1996.

[11]John F Wakerly.DIGIAL DESIGN Principles & Practices （Third Edition）[M].北京：高等教育出版社，2001.446-54.endprint