梁永生，吳 郁，鄭宏超，李 哲

(1.北京工業(yè)大學(xué) 信息學(xué)部，北京 100124；2.北京微電子技術(shù)研究所，北京 100076)

65 nm體硅工藝NMOS中單粒子多瞬態(tài)效應(yīng)的研究

梁永生1，吳 郁1，鄭宏超2，李 哲2

(1.北京工業(yè)大學(xué) 信息學(xué)部，北京 100124；2.北京微電子技術(shù)研究所，北京 100076)

針對NMOS場效應(yīng)晶體管由重離子輻射誘導(dǎo)發(fā)生的單粒子多瞬態(tài)現(xiàn)象，參考65 nm體硅CMOS的單粒子瞬態(tài)效應(yīng)的試驗數(shù)據(jù)，采用TCAD仿真手段，搭建了65 nm體硅NMOS晶體管的TCAD模型，并進一步對無加固結(jié)構(gòu)、保護環(huán)結(jié)構(gòu)、保護漏結(jié)構(gòu)以及保護環(huán)加保護漏結(jié)構(gòu)的抗單粒子瞬態(tài)效應(yīng)的機理和能力進行仿真分析。結(jié)果表明，NMOS器件的源結(jié)和保護環(huán)結(jié)構(gòu)的抗單粒子多瞬態(tài)效應(yīng)的效果更加明顯。

單粒子效應(yīng)；單粒子瞬態(tài)；電荷共享；抗輻射

在空間輻射環(huán)境中集成電路會受到各種宇宙射線和粒子的輻射，其中單粒子效應(yīng)作為破壞較為顯著的一種輻射效應(yīng)，逐漸引起人們的重視[1-4]。隨著集成電路工藝尺寸的縮小，電路中的器件密度及其元胞密度不斷提高，致使單個粒子輻射的作用范圍能夠覆蓋到多個器件，進而造成電路中多個節(jié)點產(chǎn)生電荷收集效應(yīng)，在電路中產(chǎn)生多個電流瞬態(tài)和電壓擾動，這便是單粒子輻射電荷共享造成的單粒子瞬態(tài)效應(yīng)。如果電路中的多個單粒子瞬態(tài)脈沖都能夠在電路中傳播、捕獲，則會造成電路失效。研究表明，單粒子電荷共享現(xiàn)象從200 nm尺寸的集成電路中就開始出現(xiàn)[2]，隨著集成電路工藝尺寸的減小，該效應(yīng)的影響進一步加劇。

對于CMOS工藝中的PMOS和NMOS的單粒子瞬態(tài)效應(yīng)，其產(chǎn)生機理和恢復(fù)過程有所不同。PMOS發(fā)生單粒子瞬態(tài)時，其加固技術(shù)要求對其中發(fā)生的寄生雙極晶體管的放大效應(yīng)進行抑制，研究表明保護環(huán)結(jié)構(gòu)對PMOS的單粒子瞬態(tài)的恢復(fù)效果顯著[5-7]；而NMOS(P型襯底雙阱工藝)發(fā)生單粒子瞬態(tài)時，基本不存在寄生雙極晶體管放大效應(yīng)，因此其加固技術(shù)要求更快的排除器件內(nèi)部積累的電荷[8-10]。目前較常用的抗輻射加固手段(如保護環(huán)、保護漏等)對NMOS中單粒子電荷共享下的單粒子瞬態(tài)也有不同的表現(xiàn)[8]。但是，目前國內(nèi)外鮮有針對NMOS中單粒子瞬態(tài)效應(yīng)加固結(jié)構(gòu)進行系統(tǒng)的研究和對比的相關(guān)報道。

本文依據(jù)一組65 nm無加固結(jié)構(gòu)的CMOS反相器鏈的重粒子瞬態(tài)試驗數(shù)據(jù)建立模型，利用Synopsys Sentaurus TCAD軟件觀察和分析不同抗輻射結(jié)構(gòu)的器件在發(fā)生單粒子瞬態(tài)效應(yīng)時的內(nèi)部電荷分布、電勢分布以及器件外部端口的電流，以確定抗輻射加固結(jié)構(gòu)的作用機理和抗單粒子瞬態(tài)效應(yīng)的能力。

1 重粒子寬束輻照試驗及數(shù)據(jù)處理

研究中，針對一款國產(chǎn)65 nm雙阱工藝的多級反相器鏈進行重粒子寬束輻照實驗，片上集成了單粒子瞬態(tài)脈沖寬度檢測電路。利用該脈沖檢測電路在輻照時能夠輸出與單粒子瞬態(tài)脈沖寬度有關(guān)的二進制序列，通過對該二進制數(shù)據(jù)進行分析從而獲得電路發(fā)生單粒子瞬態(tài)時產(chǎn)生的脈沖寬度。

圖1 65 nm標準結(jié)構(gòu)反相器鏈Kr+氪粒子重粒子寬束輻照試驗單粒子瞬態(tài)脈沖分布直方圖及分布擬合曲線

圖1為65 nm反相器鏈單粒子瞬態(tài)脈沖脈沖寬度的分布圖，所用輻照條件為Kr+氪粒子寬束，粒子束流照射方向垂直于芯片硅面，環(huán)境溫度為室溫，LET值為37.6 MeV·cm2/mg。由于脈沖檢測電路的工作原理限制，試驗所得到的單粒子瞬態(tài)脈寬記錄都為57 ps的倍數(shù)，因此<57 ps的脈沖是無法檢測到的。根據(jù)數(shù)學(xué)分析軟件的擬合可知脈沖寬度數(shù)據(jù)服從正態(tài)分布，其平均值為267.8 ps，標準差為38.9 ps，擬合分布的R2為0.94。

2 仿真模型的建立

參考重粒子寬束輻照試驗電路的電路版圖，進而利用Sentaurus TCAD軟件完成65 nm體硅NMOS標準結(jié)構(gòu)(即無加固結(jié)構(gòu)，Standard，STD)仿真模型的器件搭建以及同一芯片廠65 nm工藝SPICE模型的校準。以STD結(jié)構(gòu)為參照，本文系統(tǒng)的研究和對比了3種加固結(jié)構(gòu)的抗單粒子瞬態(tài)效應(yīng)的能力，分別是保護環(huán)結(jié)構(gòu)(Guard Ring，GR)[6]、保護漏結(jié)構(gòu)(Guard Drain，GD)[10-11]保護環(huán)加保護漏結(jié)構(gòu)(GR+GD)，圖2是標準結(jié)構(gòu)及3種抗單粒子瞬態(tài)效應(yīng)加固結(jié)構(gòu)的示意圖。

圖2 NMOS模型的標準結(jié)構(gòu)和3種加固結(jié)構(gòu)的示意圖

單粒子電荷共享效應(yīng)的仿真需要在TCAD模型中同時包含至少兩個NMOS器件，并且采用混合仿真的方式進行，即采用TCAD模型結(jié)合SPICE模型組成電路的進行仿真，電路為22級反相器串聯(lián)的反相器鏈，同時在第1級和第21級的反相器中用TCAD模型的NMOS替換SPICE模型的NMOS。重粒子的注入由TCAD軟件提供的一個半經(jīng)驗?zāi)Ｐ蛠硗瓿桑枰獏⒖荚囼炛辛Ｗ犹卣骷澳芰吭O(shè)置注入粒子積淀電荷軌跡的長度Length、電荷分布(高斯分布)的特征半徑wt_hi、注入位置Location、方向Direction、LET_f值(單位長度上積淀的電荷量，在數(shù)值上等于LET值的0.01倍)。

表1 仿真重離子模型參數(shù)設(shè)定

本研究仿真模擬了一個電荷共享的情況，TCAD模型中包含了兩個NMOS，兩個NMOS之間間隔0.49 μm，粒子從其中一個NMOS漏極的位置進入，與硅平面法線方向成60°角，達到另一個NMOS的下方，以產(chǎn)生單粒子雙瞬態(tài)脈沖。其中位于粒子入射處的器件為主器件(Primary Device)，主器件替代末級反相器的NMOS，另一個則為從器件(Secondary Device)，從器件替代首級反相器的NMOS。

圖3 仿真中重粒子注入示意圖

3 仿真結(jié)果

圖4所示的單粒子雙瞬態(tài)脈沖波形提取自反相器鏈最末級，在該級反相器上有兩個瞬態(tài)脈沖，兩個脈沖之間的時間間隔源于主器件節(jié)點與從器件節(jié)點之間信號傳輸?shù)难舆t。其中第一個較短的瞬態(tài)脈沖是該級反相器中NMOS(圖4中的主器件)受到重離子轟擊產(chǎn)生的單粒子瞬態(tài)脈沖(對應(yīng)圖5中的Primary Device SET，PDSET)。另一個較長的瞬態(tài)脈沖是首級反相器中NMOS(圖4中的從器件)所產(chǎn)生的單粒子瞬態(tài)脈沖(對應(yīng)圖5中的Secondary Device SET，SDSET)。

圖4 4種不同結(jié)構(gòu)反相器鏈第22級產(chǎn)生的電壓脈沖波形

圖5 4種NMOS結(jié)構(gòu)的反相器鏈在重粒子轟擊后產(chǎn)生的SET脈沖寬度

在提取到的單粒子瞬態(tài)波形中，4種結(jié)構(gòu)的PDSET差異不大，GR、GD、GR+GD結(jié)構(gòu)的PDSET分別較STD結(jié)構(gòu)僅縮短了0.7%、8.9%、12.4%。但SDSET有很大的差異，4種結(jié)構(gòu)(依次為STD、GR、GD、GR+GD)產(chǎn)生的SDSET脈沖寬度分別為197.2 ps、144.3 ps、152.5 ps、124.7 ps，其中GR、GD、GR+GD較STD結(jié)構(gòu)的瞬態(tài)脈沖寬度分別縮短了26.8%、22.6%、36.7%。根據(jù)圖5的數(shù)據(jù)初步得到結(jié)論：首先GR結(jié)構(gòu)對SDSET有恢復(fù)作用，而對于PDSET，其恢復(fù)作用不明顯；其次GD結(jié)構(gòu)對PDSET和SDSET都有恢復(fù)作用，且SDSET的恢復(fù)效果優(yōu)于PDSET；當采用GR加GD結(jié)構(gòu)時，瞬態(tài)脈沖的寬度最小，其恢復(fù)效果最好。

4 分析與討論

針對各個結(jié)構(gòu)產(chǎn)生的不同SDSET，需要做一些討論，為此必須先解釋NMOS器件對粒子積淀電荷收集的機理[12]。體硅CMOS工藝下的NMOS對重粒子積淀電荷的收集分作3個部分：(1)漏結(jié)的電荷收集；(2)MOS晶體管溝道開通產(chǎn)生的電荷收集；(3)源結(jié)的電荷收集[15]。在從器件發(fā)生單粒子電荷共享效應(yīng)時，重粒子積淀電荷位于器件下方，電荷附加的電導(dǎo)調(diào)制使得從器件體區(qū)的發(fā)生變化，同時相鄰節(jié)點NMOS的電荷收集也會影響從器件的電荷收集過程，而當(1)和(2)過程受到影響時，SDSET的脈沖寬度就會變化。

首先在(1)過程中，體區(qū)的電勢變化使得漏結(jié)的偏置發(fā)生變化，體區(qū)電勢上升越大，漏結(jié)偏置變得越小，輸出節(jié)點電容放電的速度會相對更慢一些，因此瞬時電流尖峰的峰值也會更小一些。另外，漏結(jié)電荷收集的電流小于PMOS開通時的電流，輸出節(jié)點的電壓就會開始恢復(fù)[13]。電荷量決定了漏結(jié)電荷收集過程的電流平臺時間。在GD結(jié)構(gòu)中，保護漏PN結(jié)為其所在NMOS鄰近的漏結(jié)承擔了部分電荷的收集，加速了輸出節(jié)點的電壓恢復(fù)。

在單粒子電荷共享過程中，器件體區(qū)內(nèi)的大量載流子附加的電導(dǎo)調(diào)制使得體區(qū)電勢分布發(fā)生變化。如圖6所示，GD和STD結(jié)構(gòu)中，體區(qū)的電勢都有大幅上升，而通過觀察這兩個結(jié)構(gòu)的源極電流可以發(fā)現(xiàn)體區(qū)的電勢變化使得NMOS溝道短暫的開啟，而在GR和GR+GD兩個結(jié)構(gòu)中表現(xiàn)得不明顯。體區(qū)電勢的抬升在CMOS電路中可能還會引發(fā)閂鎖效應(yīng)[14]，在包含保護環(huán)結(jié)構(gòu)的器件中，體區(qū)電勢抬升不顯著或者有所下降，因此能有效避免閂鎖的發(fā)生。

而(3)過程雖然是源結(jié)對電荷的收集過程，其作用類似于一個光電二極管，PN結(jié)附近的電荷在內(nèi)建電場的作用下被抽取[15]，通過源極-GND(ground)-阱電極回路形成電流，但是對輸出節(jié)點的電壓恢復(fù)并沒有直接影響，而這個過程對器件下方電荷的排除起到了重要的作用，特別是在單粒子電荷共享條件下。從圖7中可以看到，在粒子轟擊后100 ps的時間段中從器件的源極中有個相當大的電流通過，通過電流方向和載流子類型分析，確定為電子抽取電流，載流子的抽取加速了NMOS體區(qū)內(nèi)重粒子積淀電荷的排除，也減少了鄰近節(jié)點漏結(jié)可收集的電荷量。在GR結(jié)構(gòu)中，阱電極的面積相比STD結(jié)構(gòu)更大，同時與NMOS源區(qū)更近，從而使得源極-GND-阱電極回路中的電阻更小，能夠通過更大的電流，而這就是在GR結(jié)構(gòu)中SDSET脈沖寬度相比STD結(jié)構(gòu)要短很多的原因。

圖6 在重粒子轟擊后NMOS中漏結(jié)下方的體區(qū)電勢變化

圖7 4種結(jié)構(gòu)NMOS從器件發(fā)生單粒子效應(yīng)后的源極和漏極的電流曲線(左)以及保護漏電荷收集量曲線(右)

通過對以上4種NMOS版圖設(shè)計結(jié)構(gòu)的單粒子電荷共享單粒子瞬態(tài)的仿真研究分析可知，單粒子電荷共享引起SDSET的關(guān)鍵在于從器件漏結(jié)下方區(qū)域的重粒子積淀電荷。在兩個并排的NMOS之間，主器件的源結(jié)電荷收集能夠間接的減少從器件漏結(jié)下方區(qū)域的電荷，從而加速了對SDSET的恢復(fù)。而GD結(jié)構(gòu)中，保護漏結(jié)構(gòu)直接為漏結(jié)承擔部分的電荷收集也減少了器件漏結(jié)下方區(qū)域的電荷。當GR結(jié)構(gòu)和GD結(jié)構(gòu)結(jié)合的時候，GR結(jié)構(gòu)為保護漏到阱電極的電荷收集通道減小了電阻，提高了GD結(jié)構(gòu)中保護漏的電荷收集量，同時加速了PDSET和SDSET的恢復(fù)。

5 結(jié)束語

通過仿真的研究發(fā)現(xiàn)，在兩個并排的NMOS發(fā)生單粒子電荷共享時，主器件源極的電荷收集能夠有效的恢復(fù)單粒子電荷共享的單粒子瞬態(tài)中從器件單粒子瞬態(tài)，而更大的保護環(huán)(阱電極)面積和更小的保護環(huán)到源極間距能夠增強源結(jié)電荷收集的作用。保護環(huán)與保護漏結(jié)構(gòu)的結(jié)合則能夠有效的降低單粒子電荷共享的單粒子瞬態(tài)的總脈沖寬度，同時保護環(huán)的存在可以抑制單粒子電荷共享發(fā)生時從器件體區(qū)電勢的抬升，避免單粒子瞬態(tài)發(fā)展成為單粒子閂鎖。

[1] 孫野,房志剛,陳暉照,等.單粒子效應(yīng)加固及仿真驗證技術(shù)研究[J].電子科技,2013,26(11): 89-92.

[2] Amusan A O,Witulski F A.Charge collection and charge sharing in a 130 nm CMOS technology [J]. IEEE Transactions on Nuclear Science, 2006,53(6):3253-3258.

[3] 陳曉東,杜磊,莊弈琪,等.CMOS反相器輻射加固電路設(shè)計[J].電子科技,2009,22(4):25-28.

[4] Amusan A O,Massengill W L.Design techniques to reduce SET pulse widths in deep-submicron combinational logic[J].IEEE Transactions on Nuclear Science,2007,54(6): 2060-2064.

[5] Olson D B,Amusan A O.Analysis of parasitic PNP bipolar transistor mitigation using well contacts in 130 nm and 90nm CMOS technology[J]. IEEE Transactions on Nuclear Science,2007,54(4): 894-897.

[6] Gaspard J N,Witulski F A.Impact of well structure on single-event well potential modulation in bulk CMOS[J].IEEE Transactions on Nuclear Science,2011,58(6):2614-2620.

[7] 畢津順,劉剛,羅家俊,等. 22nm工藝超薄體全耗盡絕緣體上硅晶體管單粒子瞬態(tài)效應(yīng)研究[J]. 物理學(xué)報, 2013, 62(20):208501-208501.

[8] 卓青青,劉紅俠,郝躍. NMOS器件中單粒子瞬態(tài)電流收集機制的二維數(shù)值分析[J]. 物理學(xué)報, 2012, 61(21):218501-218501.

[9] 劉健波,劉遠,恩云飛,等.集成電路單粒子瞬態(tài)效應(yīng)與測試方法[J].微電子學(xué),2014,44(1):135-140.

[10] Narasimham B,Gambles W J. Quantifying the effect of guard rings and guard drains in mitigating charge collection and charge spread[J].IEEE Transactions on Nuclear Science, 2008,55(6):3456-3460.

[11] Chen Jianjun, Chen Shuming, He Yibai, et al. Novel layout technique for single-event transient mitigation using dummy transistor[J].IEEE Transactions on Device and Materials Reliability,2013,13(1):177-184.

[12] Dodd E P,Massengill W L.Basic mechanisms and modeling of single-event upset in digital microelectronics[J].IEEE Transactions on Nuclear Science,2003,50(3):3583-602.

[13] Das Gupta S,Witulski F A.Effect of well and substrate potential modulation on single event pulse shape in deep submicron CMOS[J].IEEE Transactions on Nuclear Science,2007,54(6): 2407-2412.

[14] Nicolaidis M.Soft errors in modern electronic systems[M].New York:Springer US Press,2011.

[15] Sze S M,Kowk K Ng.Physics of semiconductor devices[M].New York:John Wiley & Sons, Inc.,2007.

Research on Single Event Multiple Transient Effect in 65 nm Bulk NMOS

LIANG Yongsheng1, WU Yu1, ZHENG Hongchao2, LI Zhe2

(1.Faculty of Information,Beijing University of Technology,Beijing 100124,China; 2.Beijing Microelectronics Technology Institute,Beijing 100076,China)

Aiming to research the single event multiple transient due to single event charge sharing inducing by heavy-ion radiation in NMOSFET (Negative Channel Material-Oxide-Silicon Field Effect Transistor), a 65nm bulk NMOS model based on TCAD (Technology Computer-Aided Design) simulation has been built , where a SPICE model and a set of date about SET pulse width in inverter chain based on 65 nm bulk CMOS(Complementary Metal-Oxide-Semiconductor Transistor) processes are refer to. Due to charge sharing induced via injection of heavy ion, single event multiple transient was observed in the TCAD simulation. During the process of charge sharing, Observation on electrostatic potential distribution inside the device and current on the port of device reveals that source junction of the NMOS and guard ring structure play significant roles on recovery of single event multiple transient.

single event effect; single event transient; charge sharing; radiation harden

2017- 03- 09

國家自然科學(xué)基金(61176071)

梁永生(1992-)，男，碩士研究生。研究方向：集成電路抗輻射加固。吳郁(1970-)，男，副研究員。研究方向：功率半導(dǎo)體器件。鄭宏超(1983-)，男，高級工程師。研究方向：抗輻照加固驗證技術(shù)。

TN386

A

1007-7820(2018)01-012-04