魏榕山，楊善志

(福州大學(xué) 物理與信息工程學(xué)院，福建 福州 350116)

開關(guān)型CMOS霍爾傳感器的設(shè)計(jì)

魏榕山，楊善志

(福州大學(xué) 物理與信息工程學(xué)院，福建 福州 350116)

利用CMOS工藝制作的霍爾傳感器一般失調(diào)電壓較大。為了抑制霍爾傳感器的失調(diào)電壓，文中提出一種正交耦合旋轉(zhuǎn)電流技術(shù)，利用開關(guān)改變失調(diào)電壓的極性，經(jīng)過采樣相加抑制霍爾元件的失調(diào)電壓，同時(shí)利用相關(guān)雙采樣技術(shù)降低電路失調(diào)電壓。采用Cadence工具對電路進(jìn)行仿真驗(yàn)證，3.3 V的供電電壓下,平均失調(diào)電壓為550 μV。結(jié)果表明，電路有效降低了霍爾傳感器的失調(diào)電壓。

霍爾傳感器；正交耦合；旋轉(zhuǎn)電流；低失調(diào)

自1879年Edwin Hall 發(fā)現(xiàn)霍爾效應(yīng)，霍爾元件就被廣泛的用于磁場傳感器，尤其是低頻領(lǐng)域，例如高斯計(jì)，位移傳感器，角度傳感器等[1]。近些年，利用CMOS工藝制作的霍爾開關(guān)傳感器芯片由于其體積小、功耗低、高穩(wěn)定性等特點(diǎn)，被更多的應(yīng)用于無刷電機(jī)和非接觸式開關(guān)中[2]。然而利用CMOS工藝制作的霍爾傳感器產(chǎn)生的霍爾電壓信號非常微弱，一般在幾百微伏到幾毫伏。由于封裝應(yīng)力產(chǎn)生的壓阻效應(yīng)和不同材料之間的賽貝克效應(yīng)都會使霍爾元件產(chǎn)生較大的失調(diào)電壓;此外由于CMOS工藝的缺陷，霍爾元件不是理想對稱匹配，這也將引入失調(diào)電壓;同時(shí)CMOS電路會引入一系列噪聲，如熱噪聲、閃爍噪聲等[3-5]。這些失調(diào)和噪聲可以達(dá)到幾毫甚至幾十毫伏，會將微弱的霍爾電壓湮沒，因此需要采取一些方法減小電路的失調(diào)和噪聲。

本文基于雙霍爾元件正交耦合并結(jié)合旋轉(zhuǎn)電流技術(shù)有效的減小了霍爾元件的失調(diào)電壓。利用相關(guān)雙采樣技術(shù)抑制了電路的失調(diào)和噪聲。提高了芯片對磁場的檢測能力。

1 霍爾元件的失調(diào)電壓

零磁場環(huán)境下，理想霍爾元件的輸出電壓為零。但是由于制作工藝、機(jī)械應(yīng)力、環(huán)境溫度等因素的影響，實(shí)際霍爾元件不是理想對稱，同時(shí)會產(chǎn)生壓阻效應(yīng)，溫度梯度。這使得在零磁場情況下，只要霍爾元件控制端存在控制電流或者控制電壓，那么在霍爾元件輸出端就會產(chǎn)生一個(gè)不為零的電勢差，這個(gè)電勢差就是霍爾元件的失調(diào)電壓Voffset。

如圖1所示，以惠斯通電橋作為霍爾元件模型[6,7]。理想情況下4個(gè)電阻完全相同，輸出端電勢差為零。實(shí)際情況下，由于各種因素的影響，輸出端會產(chǎn)生失調(diào)電壓。假設(shè)電橋中有3個(gè)完全相同的電阻R0，而另一個(gè)電阻為RX，RX≠R0。那么輸出端的失調(diào)電壓可以表示為

Voffset=VDD·[RX/(R0+RX)-R0/(R0+R0)]

(1)

圖1 霍爾元件電橋模型

2 霍爾傳感器電路的設(shè)計(jì)

2.1 正交耦合旋轉(zhuǎn)電流技術(shù)

本文結(jié)合正交耦合技術(shù)和旋轉(zhuǎn)電流技術(shù)[8]，設(shè)計(jì)了一種雙霍爾元件耦合，4相位電流旋轉(zhuǎn)的電路結(jié)構(gòu)。如圖2，PH0和PH1是一對非交疊互補(bǔ)時(shí)鐘，頻率為50 kHz。PH0B，PH1B分別與PH0和PH1的相位相反。時(shí)鐘信號PH0，PH0B，PH1，PH1B控制MOS管開關(guān)M1～M8。當(dāng)時(shí)鐘信號PH0或者PH1有效時(shí)，兩個(gè)霍爾元件形成正交耦合消除靜態(tài)失調(diào)。當(dāng)PH0為低電平時(shí)，M1，M4，M6和M8導(dǎo)通，端口H1和H3為控制端，H2和H4為輸出端，輸出電壓為

VOUT=VH+Voffset

(2)

當(dāng)PH1為低電平時(shí)，M2，M3，M5和M7導(dǎo)通，端口H2和H4為控制端，H1和H3為輸出端，輸出電壓為

VOUT=-VH+Voffset

(3)

如圖2所示，輸出端霍爾電壓極性隨著電流方向改變而改變，而失調(diào)電壓的的極性始終不變，輸出電壓VOUT經(jīng)過后續(xù)電路采樣相減消除由高階效應(yīng)引起的失調(diào)。

圖2 正交耦合旋轉(zhuǎn)電流電路

2.1 霍爾信號處理電路的設(shè)計(jì)

霍爾信號處理電路主要是實(shí)現(xiàn)磁場信號的轉(zhuǎn)換、檢測、放大和比較輸出[9-10]?；魻栃盘柼幚黼娐啡鐖D3所示，電路主要由正交耦合的霍爾元件，旋轉(zhuǎn)電流控制電路，放大電路，采樣保持比較輸出電路，數(shù)字邏輯產(chǎn)生電路，振蕩器和偏置電路組成。正交耦合的霍爾元件將磁場信號轉(zhuǎn)化為電壓信號，經(jīng)過旋轉(zhuǎn)電流技術(shù)處理后，輸出電壓

圖3 霍爾開關(guān)傳感器系統(tǒng)電路圖

Vi1=Voffset+Vhall

(4)

Vi2=-Voffset+Vhall

(5)

電壓Vi1，Vi2經(jīng)過放大電路模塊被放大G倍，然后被電容CS采樣。電容CH將參考電壓Vref采樣，被放大的霍爾元件輸出電壓信號與參考電壓信號在比較器模塊比較輸出，得到開關(guān)信號。數(shù)字邏輯電路產(chǎn)生邏輯控制信號，控制電容采樣保持，同時(shí)使芯片處于喚醒和休眠兩種狀態(tài)下，以達(dá)到降低功耗的目的。

2.3 信號采樣保持比較模塊的設(shè)計(jì)

如圖3所示，兩個(gè)采樣保持比較模塊分別工作于磁場B>0和磁場B<0情況下,但是工作原理一致。假設(shè)磁場B>0，在第一個(gè)階段Φ1下，比較器處于自動調(diào)零狀態(tài)(Auto-Zeroed),經(jīng)過放大的電壓Vi1被CS采樣，同時(shí)參考電壓Vref被電容CH采樣；在第二個(gè)階段Φ2下，電壓Vi2放大后被電容CS采樣，參考電壓Vref被電容CH采樣，比較器在Φ2階段正常工作，比較輸出。

圖4 比較模塊工作狀態(tài)

如圖4所示，在Φ2階段結(jié)束時(shí)，比較器輸入端VP，VN分別為

(6)

(7)

因?yàn)?/p>

V+1-V-1=G·Vi1=G·(Voffset+Vhall)

(8)

V+2-V-2=G·Vi2=G·(-Voffset+Vhall)

(9)

所以在Φ2階段結(jié)束時(shí)比較器的輸入為

(10)

當(dāng)VCOMP>0時(shí)，比較器輸出為高，VCOMP<0時(shí)，比較器輸出為低。

比較器電路如圖5所示，MOS管M1和M2作為開關(guān)管由時(shí)鐘信號PHaz控制其工作狀態(tài)，當(dāng)PHaz為高電平時(shí)，M1和M2導(dǎo)通，放大器A1的輸出端與輸入端短接，形成單位負(fù)反饋。電壓偏置通過M3和M4給放大器A1輸入對管M5和M6提供一個(gè)共模電平，保證放大器A1正常工作。此時(shí)，整個(gè)比較器不工作，放大器A1處于自動調(diào)零狀態(tài)(Auto-Zeroed)[12-14]。PHaz為低電平時(shí)，M1和M2關(guān)斷，采樣電容上的電壓作為比較器的輸入，比較器正常工作。整個(gè)比較器模塊電流消耗為30 μA。

圖5 比較器電路

3 電路仿真與驗(yàn)證分析

此電路采用了SMIC 0.18 μm 1層多晶硅4層金屬線的CMOS工藝進(jìn)行了原理圖和版圖的設(shè)計(jì)，同時(shí)利用Spectre仿真工具對電路進(jìn)行了參數(shù)提取和電路后仿驗(yàn)證。

如圖3所示，電壓VDD為霍爾元件控制端提供偏置電壓。由式(4)和式(5)可知，將兩個(gè)時(shí)鐘相位下的霍爾元件輸出端電壓Vi1，Vi2相減可得2·Voffset?？紤]各種寄生參數(shù)，工藝參數(shù)和溫度的影響，通過Spectre工具對霍爾元件進(jìn)行電路后仿，仿真結(jié)果如圖6所示，室溫下(27 ℃)，采用正交耦合旋轉(zhuǎn)電流技術(shù)的霍爾元件的失調(diào)電壓為415.3 μV，小于傳統(tǒng)霍爾元件的失調(diào)電壓(>1 mV)[1]。

圖6 霍爾元件失調(diào)電壓

如圖7所示，通過參數(shù)提取分別對霍爾電壓處理電路和整體霍爾開關(guān)傳感器電路進(jìn)行失調(diào)電壓仿真，最后得出信號處理電路失調(diào)電壓為385 μV，霍爾開關(guān)傳感器平均失調(diào)電壓為550 μV。仿真結(jié)果表明，相關(guān)雙采樣技術(shù)對電路的失調(diào)電壓有一定的抑制作用。

圖7 信號處理電路失調(diào)電壓和霍爾傳感器平均失調(diào)電壓

最后通過蒙特卡洛的瞬態(tài)仿真對整體霍爾開關(guān)傳感器電路功耗進(jìn)行了仿真(樣本數(shù)為200)，3.3 V的供電下，仿真結(jié)果中最大平均輸入電流為5.73 μA。結(jié)果表明，數(shù)字邏輯時(shí)鐘微功耗技術(shù)的使用[15]，使霍爾開關(guān)傳感器的功耗由毫瓦級別降低到了微瓦級別。

4 結(jié)束語

本文基于 CMOS 0.18 μm工藝設(shè)計(jì)的霍爾開關(guān)傳感器芯片電路結(jié)構(gòu)簡單，能夠有效抑制較大失調(diào)電壓并可以實(shí)現(xiàn)雙磁極檢測，適用于非接觸式低頻開關(guān)，該設(shè)計(jì)正在流片實(shí)際測試中。

[1] Popovic R S.Hall effect devices [M].Lausanne:EPFL Press,2003.

[2] Ramsden E.Hall-effect sensors : theory and applications[M].Netherlands: Elsevier, 2006.

[3] Munter Peter,Jan Adriaan.Spinningcurrent method for offset reduction in silicon Hall plates [M].Netherlands:Delft University Press,1992.

[4] Bellekom A A.Origins of offset in conventional and spinning-current Hall plates[M].Netherlands:Delft University Press,1998.

[5] Boero G.Micro-Hall devices: pe-rformance,technologies and applications[J].Sensors and Actuators A,2003,106(1):314-320.

[6] 張?zhí)?開關(guān)型集成霍爾傳感器的研究與設(shè)計(jì)[D].成都:電子科技大學(xué),2013.

[7] 薛同蓮.CMOS霍爾傳感器的設(shè)計(jì)與參數(shù)優(yōu)化[D].上海:上海大學(xué),2007.

[8] 萬和舟,程東方,馮旭.開關(guān)型CMOS霍爾磁敏傳感器的設(shè)計(jì)[J].儀表技術(shù)與傳感器,2005(8):5-7.

[9] 阮偉華.一種高靈敏度的開關(guān)型CMOS霍爾磁場傳感器[J].傳感器與微系統(tǒng),2010,29(11):94-97.

[10] 徐躍.高靈敏度的CMOS霍爾磁場傳感器芯片設(shè)計(jì)[J].儀表技術(shù)與傳感器,2009(12):14-16.

[11] 唐心亮,劉克智,王林鋒.一種高性能全差分運(yùn)算放大器的設(shè)計(jì)[J].河北科技大學(xué)學(xué)報(bào),2012,33(1):50-55．

[12] 畢查德·拉扎維,拉扎維,陳貴燦,等.模擬CMOS集成電路設(shè)計(jì)[M].西安:西安交通大學(xué)出版社,2013.

[13] 池保勇.模擬集成電路與系統(tǒng)[M].北京:清華大學(xué)出版社,2009.

[14] Phillip E Allen,Douglas R Holberg. CMOS模擬集成電路設(shè)計(jì)[M].北京:電子工業(yè)出版社,2011.

[15] Melexis.MLX90248 datasheet[M].Belgium:Melexis,2012.

Design of CMOS Switch-type Hall Sensor

WEI Rongshan, YANG Shanzhi

(School of Physics and Information Engineering,Fuzhou University,Fuzhou 350116,China)

Generally, there is a lager offset voltage in Hall sensors by using CMOS technology. In order to suppress the offsetvoltage of the Hall sensor, a orthogonal coupled with the spinning-current technology is proposed in this paper, which uses switches to change the polarity of the offset voltage. Then anti-phase offset voltage is sampled and added. And reducing circuit offset voltage by the correlated double sampling technique. Using Cadence tool to make simulation validation for the circuit, when the supply voltage is 3.3V, the offset voltage is 550 μV. The results show that the circuit effectively reduces the offset voltage of the Hall sensors.

Hall sensor; orthogonal coupled; spinning-current; low offset

2017- 03- 02

國家自然科學(xué)基金(61404030)

魏榕山(1980-)，男，博士，副教授。研究方向：微納電子器件，集成電路設(shè)計(jì)。

TN432

A

1007-7820(2018)01-001-04