程曉鵬

摘要：本文通過分析嵌入式系統(tǒng)CPU信號(hào)的控制及工作時(shí)序的靜態(tài)調(diào)試，對常見的電路系統(tǒng)的測試以及硬件故障定位進(jìn)行一定闡述，希望能為相關(guān)人員提供參考借鑒。

關(guān)鍵詞：嵌入式系統(tǒng);CPU;靜態(tài)調(diào)試

中圖分類號(hào)：TP368.1 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2018）11-0157-01

隨著嵌入式系統(tǒng)運(yùn)營范圍愈加廣泛，硬件開發(fā)特變得更加復(fù)雜。分析嵌入式系統(tǒng)硬件調(diào)試，對于實(shí)現(xiàn)規(guī)范化企業(yè)各項(xiàng)工業(yè)生產(chǎn)應(yīng)用、大規(guī)模生產(chǎn)有著非常重要意義。通過硬件調(diào)試也能夠方便嵌入系統(tǒng)的準(zhǔn)確開發(fā)，但是對于一些開發(fā)能力較弱，生產(chǎn)能力較小的企業(yè)來說，硬件調(diào)試的成本較高。本文針對嵌入式系統(tǒng)開發(fā)各個(gè)硬件特性。提出了一些經(jīng)濟(jì)有效的測試方法，希望能為企業(yè)應(yīng)用。

1 常見嵌入式系統(tǒng)硬件特征和調(diào)試方式

1.1 硬件特征

一個(gè)完整的嵌入式硬件系統(tǒng)需要有控制器、存儲(chǔ)器、顯示接口、信息接口等硬件。根據(jù)硬件發(fā)揮作用和適用范圍不同，還會(huì)存在如、A/D接口和D/A接口、這些接口將直接作用于模擬信號(hào)處理相關(guān)的電路。

1.2 硬件調(diào)試

在基于微控制器產(chǎn)生控制系統(tǒng)信號(hào)的基礎(chǔ)上，嵌入式系統(tǒng)通過對信息分析和流向控制，從而實(shí)現(xiàn)整個(gè)系統(tǒng)特定功能操作。對于信號(hào)反應(yīng)流程，程序?qū)崿F(xiàn)常借助于CPU外部時(shí)序信號(hào)。在某種意義上來說，CPU產(chǎn)生對時(shí)序信號(hào)控制起到了關(guān)鍵性調(diào)試作用。因此，通過模仿CPU的各項(xiàng)功能，就可以擺脫微控制器的約束，獨(dú)立地對硬件進(jìn)行測試。在此基礎(chǔ)上，很多仿真器都被用來進(jìn)行調(diào)試測試。不過這種仿真器只能實(shí)現(xiàn)指令級(jí)的調(diào)試，不能執(zhí)行信息的處理。對于一些多款嵌入系統(tǒng)開發(fā)并不實(shí)用，對于事件故障判定不敏感[1]。

本文的提出硬件測試功能建議正是基于CPU系統(tǒng)時(shí)序信號(hào)的模擬，從而實(shí)現(xiàn)嵌入式系統(tǒng)硬件的故障定位以及相關(guān)調(diào)試?，F(xiàn)將常見的MCS-51微控制器嵌入系統(tǒng)相關(guān)調(diào)試為例，對具體調(diào)試和應(yīng)用進(jìn)行可行性分析。

2 調(diào)試原理分析

如圖1所示，MCS-51的相關(guān)儲(chǔ)存操作需要經(jīng)過a段取讀以及b段寫入以及c段讀時(shí)序。

根據(jù)讀取時(shí)序信號(hào)的類型不同可以借助CPU調(diào)試處理的流程和原理如[2]：（1）CPU對于外部數(shù)據(jù)的讀?。簲?shù)據(jù)先是對PO、P2口進(jìn)行數(shù)據(jù)輸送，當(dāng)ALE接到有效指令后會(huì)產(chǎn)生信號(hào)對A0-A7實(shí)現(xiàn)封鎖。等到RD有效性信號(hào)發(fā)出后，A0-A15和RAM單元將數(shù)據(jù)讀出，在經(jīng)過PO口將信號(hào)傳回CPU實(shí)現(xiàn)對外部的數(shù)據(jù)的讀取。（2）外部數(shù)據(jù)的譯寫：類似于外部數(shù)據(jù)的讀取，通常是在WD實(shí)現(xiàn)信號(hào)指令后，將PO口數(shù)據(jù)寫入A0-A15相關(guān)RAM單元，實(shí)現(xiàn)數(shù)據(jù)的完成譯寫流程。（3）對于程序儲(chǔ)存器CPU時(shí)序讀?。鹤x取時(shí)候現(xiàn)將ALE地址信號(hào)進(jìn)行有效鎖存，同時(shí)為了保證P2口送出的A8-A15信號(hào)有效，將PO口輸出的A0～A7信號(hào)進(jìn)行鎖存。當(dāng)PSEN信號(hào)進(jìn)行指令發(fā)揮時(shí)候能夠?qū)⑿畔腜O口輸入CPU程序內(nèi)部，實(shí)現(xiàn)儲(chǔ)存器的讀程序指令。（4）對于外部1/0接口的擴(kuò)展訪問：通常在8031系統(tǒng)中沒有特定該類型接口的指令。采用的方法一般是外部數(shù)據(jù)儲(chǔ)存、同一地址編址，因此和外部的RAM時(shí)序處理方法一致。（5）靜態(tài)調(diào)試：為了實(shí)現(xiàn)MCS-51系統(tǒng)嵌入式核心硬件調(diào)試，需要借助邏輯點(diǎn)落產(chǎn)生的相關(guān)信號(hào)如WR、PO等，實(shí)現(xiàn)邏輯電平信號(hào)的調(diào)試。該類型不同與CPU的動(dòng)態(tài)運(yùn)行，被稱為“靜態(tài)調(diào)試”，究其作用，該方法更能分析內(nèi)部電路連接、期間邏輯性的正常與否，適合后續(xù)調(diào)試工作。

3 靜態(tài)調(diào)試

3.1 CPU模擬原理

建立一個(gè)簡單的硬件調(diào)試系統(tǒng)，CPU信號(hào)的產(chǎn)生離不開幾點(diǎn)調(diào)試工具：（1）WE：進(jìn)行信息譯寫功能;（2）ALE：常用的地址鎖存信號(hào);（3）RD：對于外部數(shù)據(jù)儲(chǔ)存信號(hào)控制分析;（4）PSEN：對于外部程序儲(chǔ)存器控制信號(hào);（5）低8位地址/數(shù)據(jù)信號(hào)（P0.0-P0.7）、高8位地址信號(hào)（P2.0-P2.7）。

通過以上信號(hào)以及處理工具的幫助，能夠?qū)崿F(xiàn)CPU在電路驅(qū)動(dòng)后產(chǎn)生對應(yīng)時(shí)序仿真信號(hào)，同時(shí)也能利用驅(qū)動(dòng)器產(chǎn)生反向LED信號(hào)實(shí)現(xiàn)狀態(tài)監(jiān)控功能。針對于1/O信號(hào)制定相關(guān)信號(hào)燈指令。同時(shí)，仿真信號(hào)在通過相關(guān)設(shè)備鏈接下能夠?qū)崿F(xiàn)與CPU信號(hào)的同步更新，通過待測系統(tǒng)調(diào)試板控制CPU位置就能實(shí)現(xiàn)調(diào)試。通過以上靜態(tài)調(diào)試流程后，將CPU進(jìn)行恢復(fù)就能進(jìn)行下一步開發(fā)工作。

3.2 對于常見調(diào)試案例分析

通過CPU時(shí)序信號(hào)的相關(guān)控制與操作能夠?qū)崿F(xiàn)待測系統(tǒng)整個(gè)電路結(jié)構(gòu)和模塊的統(tǒng)一調(diào)試，方便對于電路系統(tǒng)的全面檢測和故障定位分析。下面通過列舉相關(guān)案例分析通過端口排除硬件故障的調(diào)試方法。配合安裝和調(diào)試工具能顯示電路運(yùn)行狀態(tài)，在模擬CPU工作時(shí)序時(shí)候，能夠?qū)㈦娐方M件各個(gè)部位的執(zhí)行情況利用控制信號(hào)反饋。對應(yīng)處理流程如：

（1）對于1/O端口的訪問調(diào)試：首先通過Sa0-5a15產(chǎn)生端口地址，在系統(tǒng)加電基礎(chǔ)上，產(chǎn)生相關(guān)的ALE正脈沖，將IC3（373）將低8位信號(hào)進(jìn)行鎖存，因?yàn)镻O端口和373的輸出是隔離，因此不會(huì)影響373功能輸出，保證地址鎖存功能正確。同時(shí)，讓P2口接1C2進(jìn)行驅(qū)動(dòng)輸入。在判斷IC2信號(hào)下對高8位地址信號(hào)相關(guān)電路信號(hào)進(jìn)行分析性，若IC2正確，IC6就會(huì)輸出信號(hào)。（2）對于端口數(shù)據(jù)讀取測試：此項(xiàng)測試前提是讓Sa0-Sa7之間的調(diào)試工具相互隔開，減少因?yàn)閼?yīng)注意將調(diào)試工具開關(guān)P0.0-P0.7信號(hào)反饋造成電路短路發(fā)生頻率。通過讓ScR發(fā)出有效信號(hào)RD信號(hào)，經(jīng)IC5（244）驅(qū)動(dòng)送出在1C6譯碼器翻譯成有效信號(hào)，在1C8（245）運(yùn)行基礎(chǔ)上，將相關(guān)數(shù)據(jù)反饋P0口，借助調(diào)試工具將相關(guān)數(shù)據(jù)同端口輸出。這種方式能夠控制相關(guān)信號(hào)的闡釋、實(shí)現(xiàn)器件、線路故障對應(yīng)排除工作，適用于多種電路模塊組件調(diào)試。

4 結(jié)語

本文分析了在CPU時(shí)序控制信號(hào)調(diào)試方面各個(gè)流程，幫助對嵌入式硬件開發(fā)中相關(guān)電路組件、電路板的排查和故障定位，有助于開發(fā)人員對于硬件調(diào)試各項(xiàng)應(yīng)用。

參考文獻(xiàn)

[1]王娟.基于ARM7的嵌入式系統(tǒng)虛擬實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)[J].電子設(shè)計(jì)工程，2017（13）：135-138+142.

[2]職燕，蔣存波，徐健，等.嵌入式系統(tǒng)硬件調(diào)試方法的研究與設(shè)計(jì)[J].電測與儀表，2006（4）：49-51.

Research and Design of Embedded System Hardware Debugging Method

CHENG Xiao-peng

（Gaoxinxing Science and Technology Group Co.， Ltd. ， Guangzhou Guangdong? 510530）

Abstract：By analyzing the control of CPU signal and static debugging of working sequence in embedded system， this paper expounds the common circuit system test and hardware fault location， hoping to provide reference for relevant personnel.

Key words：embedded system; CPU; static debugging