蔡勇華，鄧 招，宋 滔，李曉東

0 引 言

無線電通信技術(shù)的快速發(fā)展和各類用頻設(shè)備的廣泛應(yīng)用，使當(dāng)前面臨的電磁環(huán)境越來越復(fù)雜，頻譜資源日益緊張。通過頻譜監(jiān)測(cè)與分析可以很好地緩解各類用頻設(shè)備的用頻沖突，提高頻譜資源的科學(xué)監(jiān)管和高效利用。傳統(tǒng)的頻譜監(jiān)測(cè)設(shè)備普遍存在功能單一、通用性不足、可擴(kuò)展性差等缺點(diǎn)。隨著監(jiān)測(cè)頻段不斷擴(kuò)展，實(shí)時(shí)監(jiān)測(cè)要求逐漸提高，監(jiān)測(cè)數(shù)據(jù)量不斷增大，如對(duì)跳頻信號(hào)捕獲、信號(hào)實(shí)時(shí)分析等功能，都對(duì)頻譜監(jiān)測(cè)接收機(jī)的處理帶寬、速度以及功能擴(kuò)展性提出了更高要求[1]。因此，開發(fā)一種硬件可互換與軟件可重構(gòu)的頻譜監(jiān)測(cè)設(shè)備，用以應(yīng)對(duì)監(jiān)測(cè)分析能力不斷發(fā)展成為了當(dāng)前的發(fā)展要求。對(duì)此，本文提出了一種基于PXIE總線的頻譜監(jiān)測(cè)設(shè)備方法。該方法采用平臺(tái)標(biāo)準(zhǔn)化、模塊可互換的設(shè)計(jì)思想，可以通過多通道硬件并行處理的辦法，增強(qiáng)設(shè)備對(duì)高帶寬、高速跳頻等信號(hào)的監(jiān)測(cè)能力；可方便通過加載不同軟/硬件模塊，使設(shè)備具有良好的擴(kuò)展能力；能夠更好地適應(yīng)復(fù)雜電磁環(huán)境下頻譜監(jiān)測(cè)不斷發(fā)展的需求，解決以往以硬件為核心的裝備系統(tǒng)功能拓展差、適應(yīng)能力不足的問題。

1 系統(tǒng)設(shè)計(jì)

1.1 系統(tǒng)組成

基于PXIE總線的電磁頻譜設(shè)備主要包括PXIE機(jī)箱、射頻接收機(jī)、頻綜卡、中頻處理卡和主控模塊等。設(shè)備通過接收天線接收空間電磁波信號(hào)，進(jìn)行相應(yīng)變頻、濾波、放大后變換輸出，經(jīng)過高速ADC模塊數(shù)字采樣后進(jìn)行相應(yīng)信號(hào)分析，提取出無線信號(hào)的相關(guān)特征參數(shù)；最后通過頻譜監(jiān)測(cè)軟件進(jìn)行圖形化，直觀呈現(xiàn)監(jiān)測(cè)對(duì)象在時(shí)域、頻域、空域的多維分布特性?；赑XIE總線的頻譜監(jiān)測(cè)設(shè)備系統(tǒng)組成，如圖1所示。

圖1 頻譜監(jiān)測(cè)設(shè)備系統(tǒng)組成

PXIE總線將PXI總線中的可用帶寬提高了45倍多，即從132 MB/s提高到6 GB/s，并維持了與PXI模塊間的軟硬件兼容。它提供更高的數(shù)據(jù)帶寬和更低的總線延遲[2]，大大提升了頻譜監(jiān)測(cè)設(shè)備的數(shù)據(jù)傳輸能力，完成了各模塊的集中承載和數(shù)據(jù)交互。

1.2 硬件構(gòu)成

依據(jù)硬件標(biāo)準(zhǔn)化的設(shè)計(jì)指導(dǎo)思想，設(shè)備采用3U的PXIE標(biāo)準(zhǔn)機(jī)箱作為硬件架構(gòu)基礎(chǔ)。它的背板包括CPCI-E總線、CPCI總線、觸發(fā)總線和JTAG調(diào)試連接線等。機(jī)箱內(nèi)則包含射頻接收機(jī)、頻綜卡、中頻處理卡和主控模塊。各板卡通過背板相連，互聯(lián)關(guān)系如圖1所示。所有板卡都是標(biāo)準(zhǔn)尺寸，除了主控模塊外，其他硬件模塊可以在多個(gè)平等槽位之間任意互插互換。機(jī)箱外觀及結(jié)構(gòu)，如圖2所示。

圖2 設(shè)備硬件結(jié)構(gòu)

機(jī)箱內(nèi)各硬件模塊功能劃分如下。

射頻接收機(jī)。射頻接收機(jī)采用超外差接收模式，實(shí)現(xiàn)寬頻率大動(dòng)態(tài)接收，負(fù)責(zé)完成射頻信號(hào)接收。

頻綜卡。高純捷變頻綜卡負(fù)責(zé)提供射頻變頻所需的第一、第二本振信號(hào)以及一路409.6 MHz中頻采樣時(shí)鐘。

中頻處理卡。中頻處理卡主要由TI的DSP 6455與Xilinx FPGA V5構(gòu)成，負(fù)責(zé)完成對(duì)射頻模塊的控制，完成中頻數(shù)字信號(hào)處理和PXIE高速總線傳輸功能。

其中，射頻接收機(jī)和頻綜卡負(fù)責(zé)處理模擬信號(hào)，通過背板接口主要實(shí)現(xiàn)供電和SPI通信。中頻卡通過SPI接口實(shí)現(xiàn)射頻控制，通過高速總線與主控模塊之間完成高速數(shù)據(jù)傳輸，從而保證寬帶頻譜掃描、高速信號(hào)采集等功能下的實(shí)時(shí)數(shù)據(jù)傳輸能力[3-4]。

1.3 軟件部署

頻譜監(jiān)測(cè)設(shè)備主要通過射頻硬件感知接收空間電磁波，然后經(jīng)過數(shù)字化和信號(hào)分析，最終圖形化直觀呈現(xiàn)。因此，從軟件上根據(jù)功能邏輯可以分為三個(gè)主要功能模塊，分別為主控模塊軟件模塊、中頻處理軟件模塊以及射頻控制軟件模塊。

根據(jù)軟件模塊化的設(shè)計(jì)思想，以模塊接口定義清晰、功能相對(duì)獨(dú)立為目標(biāo)，給出了設(shè)備軟件功能部署框圖，如圖3所示。

圖3 設(shè)備軟件部署

各模塊軟件具體功能如下。

主控模塊軟件模塊。頻譜監(jiān)測(cè)結(jié)果顯示如頻譜圖、瀑布圖以及分析結(jié)果顯示等；用戶參數(shù)設(shè)置用于選擇工作模式和相應(yīng)分析參數(shù)；數(shù)據(jù)記錄用于記錄掃描結(jié)果或IQ信號(hào)；驅(qū)動(dòng)接口模塊用于完成總線協(xié)議的驅(qū)動(dòng)、各類數(shù)據(jù)的解析封裝。

中頻處理軟件模塊。接收主控模塊下發(fā)的控制參數(shù)，配置濾波器參數(shù)、FFT點(diǎn)數(shù)等；實(shí)現(xiàn)DDC、濾波、FFT計(jì)算、參數(shù)測(cè)量、調(diào)制識(shí)別等功能；負(fù)責(zé)SPI接口通信控制等。

射頻控制軟件模塊。接收中頻板傳輸?shù)目刂茀?shù)；配置頻綜的時(shí)鐘頻率和射頻模塊增益。

(3)402濃縮機(jī)。由表3可知，402濃縮機(jī)入料水量為1 410.75 m3/h，設(shè)備的負(fù)荷能力是907.5 m3/h，則所需設(shè)備數(shù)量為：1.25×1 410.75/907.5=1.94(臺(tái))，即應(yīng)將403濃縮機(jī)投入運(yùn)行，才能滿足現(xiàn)有生產(chǎn)需求。

2 快速頻率掃描功能設(shè)計(jì)

為了滿足監(jiān)測(cè)頻段的不斷擴(kuò)展和頻譜監(jiān)測(cè)實(shí)時(shí)性不斷提高的要求，提高頻譜監(jiān)測(cè)設(shè)備頻譜掃描速度，本文采用射頻分段接收加數(shù)字FFT聯(lián)合分析的方法來實(shí)現(xiàn)快速頻率掃描。利用快速捷變的射頻前端硬件完成射頻信號(hào)的分段掃描；使用高速數(shù)字信號(hào)處理卡完成頻譜信號(hào)的采樣、頻譜計(jì)算、濾波等；通過PXIE高速總線將計(jì)算結(jié)果傳送到頻譜顯控界面進(jìn)行組幀顯示。

快速掃描設(shè)計(jì)流程，如圖4所示。它主要涵蓋以下幾個(gè)步驟：（1）用戶在頻譜監(jiān)測(cè)軟件界面發(fā)起快速頻率掃描，生成相應(yīng)任務(wù)命令并下發(fā)；（2）中頻處理卡接收到快速掃描任務(wù)后，根據(jù)頻段信息、帶寬、掃頻速率、射頻增益、頻率分辨率等參數(shù)計(jì)算出相應(yīng)的分段掃描射頻控制參數(shù)，然后按照時(shí)序發(fā)射分段掃描射頻控制命令；（3）由高純捷變頻綜卡提供通道多級(jí)變頻所需的一、二本振信號(hào)，以滿足系統(tǒng)分段捷變接收的需求，頻綜卡接收到相應(yīng)控制指令完成本振時(shí)鐘的切換，射頻信號(hào)經(jīng)接收機(jī)二次變頻到160 MHz中頻，輸出模擬中頻信號(hào)；（4）數(shù)字處理板卡通過高速AD完成帶通采樣，接著由高速FPGA、DSP完成DDC、數(shù)字濾波、FFT等功能，并將計(jì)算結(jié)果通過PXIE高速總線打包發(fā)往主控模塊；（5）主控模塊頻譜監(jiān)測(cè)顯控軟件接收來自中頻的頻譜數(shù)據(jù)，完成寬頻段頻譜數(shù)據(jù)的拼接和呈現(xiàn)。

3 高速數(shù)字信號(hào)處理模塊設(shè)計(jì)

在高帶寬下如何保證數(shù)字信號(hào)處理的實(shí)時(shí)性和軟件功能的可擴(kuò)展性，是數(shù)字監(jiān)測(cè)接收機(jī)遇到的最突出問題。本方法采用TI的DSP 6455與Xilinx FPGA V5的軟件無線電硬件平臺(tái)方案解決該問題。一方面，F(xiàn)PGA和DSP強(qiáng)大的計(jì)算能力能夠滿足高速數(shù)字信號(hào)處理的要求；另一方面，F(xiàn)PGA和DSP都是應(yīng)用廣泛的可編程器件，具備良好的功能擴(kuò)展性[5]。

為了更好地發(fā)揮硬件平臺(tái)處理能力，本設(shè)計(jì)在信號(hào)處理功能劃分過程中，綜合考慮業(yè)務(wù)功能需求和數(shù)字信號(hào)處理芯片的處理特長(zhǎng)。依據(jù)軟件模塊化設(shè)計(jì)指導(dǎo)思想，給出中頻高速數(shù)字信號(hào)處理設(shè)計(jì)方案，如圖5所示。

圖4 快速頻率掃描流程

圖5 中頻處理卡中信號(hào)處理方案

其中，F(xiàn)PGA具有集成度高、運(yùn)算速度快，擅長(zhǎng)完成高速并行運(yùn)算、精確的時(shí)序控制等，主要負(fù)責(zé)高速PCIE接口、DDC、FFT、射頻時(shí)序控制功能實(shí)現(xiàn)；DSP擅長(zhǎng)各類復(fù)雜邏輯和算法處理，特別是多算法任務(wù)，其軟件的編譯、仿真、更新較FPGA更具靈活性，主要負(fù)責(zé)協(xié)議解析、參數(shù)計(jì)算、ITU測(cè)量、信號(hào)識(shí)別及解調(diào)等功能。

4 設(shè)備實(shí)現(xiàn)

依據(jù)設(shè)計(jì)方案，成功研制了一款30～6 000 MHz的頻譜監(jiān)測(cè)接收機(jī)。設(shè)備采用PXIE標(biāo)準(zhǔn)3U機(jī)箱配以雙通道射頻接收機(jī)、頻綜卡、中頻處理模塊以及主控模塊。其中，雙通道射頻接收機(jī)模塊分時(shí)切換工作，以完成射頻頻段的覆蓋。這樣由一個(gè)中頻板卡即可完成全頻段的頻譜監(jiān)測(cè)和分析。頻譜監(jiān)測(cè)顯控軟件在主控模塊中采用C++語言實(shí)現(xiàn)。針對(duì)廣播頻段的監(jiān)測(cè)界面，如圖6所示。

圖6 頻譜監(jiān)測(cè)界面

該設(shè)備瞬時(shí)分析帶寬達(dá)到40 MHz。經(jīng)實(shí)際測(cè)試驗(yàn)證，在頻率分辨率為12.5 kHz下，40 MHz上一次FFT分析時(shí)間僅需240 μs。為了更加精確地呈現(xiàn)信號(hào)頻譜，做了四次信號(hào)平滑，這樣40 MHz頻段上的分析時(shí)間約為1 ms，中頻處理分析能力達(dá)到了40 GHz/s，加上一些換頻和傳輸開銷，整機(jī)掃描速度完全滿足了設(shè)計(jì)指標(biāo)（6 GHz/s）要求。設(shè)備開發(fā)了寬帶搜索、信號(hào)監(jiān)視、最大最小保持、參數(shù)測(cè)量、瀑布圖、模擬信號(hào)解調(diào)、高速數(shù)據(jù)采集及回放等功能，可對(duì)跳頻信號(hào)如跳頻速率、換頻時(shí)間、頻點(diǎn)及帶寬等主要跳頻參數(shù)進(jìn)行分析，還可以進(jìn)行寬帶信號(hào)實(shí)時(shí)記錄。

為了觀察到在不同時(shí)間內(nèi)處于同一頻率范圍內(nèi)的多個(gè)信號(hào)和信號(hào)的瞬時(shí)變化，在本設(shè)備上擴(kuò)展開發(fā)了數(shù)字熒灰（DPX）功能。它可以生成一段時(shí)間內(nèi)的實(shí)時(shí)頻譜態(tài)勢(shì)圖，大大提高了設(shè)備對(duì)瞬時(shí)、隱秘信號(hào)的捕獲和觀察能力[6]，非常適合信號(hào)偵察方面的應(yīng)用。對(duì)同頻點(diǎn)不同功率的兩個(gè)示例信號(hào)DPX的監(jiān)測(cè)效果，如圖7所示。

圖7 兩個(gè)不同功率信號(hào)的數(shù)字熒灰圖

由于設(shè)備采用了軟件無線電架構(gòu)，可以很方便地進(jìn)行功能升級(jí)和擴(kuò)展。針對(duì)不同的應(yīng)用場(chǎng)景，通過更新相應(yīng)的信號(hào)處理算法和顯控軟件模塊，就可實(shí)現(xiàn)動(dòng)態(tài)加載相應(yīng)調(diào)制識(shí)別、信號(hào)解調(diào)、DPX等功能。

5 結(jié) 語

本文提出了一種基于PXIE總線的頻譜監(jiān)測(cè)設(shè)備設(shè)計(jì)方法。該方法提供了更高的總線傳輸速率，彌補(bǔ)了傳統(tǒng)接收機(jī)數(shù)據(jù)交互能力的不足，可顯著提高監(jiān)測(cè)與分析性能。采用軟件無線電設(shè)計(jì)思想，通過模塊化設(shè)計(jì)，針對(duì)不同的應(yīng)用場(chǎng)景和需求，可對(duì)設(shè)備軟件功能進(jìn)行靈活裁剪和擴(kuò)展。實(shí)際應(yīng)用表明，研制的新型頻譜監(jiān)測(cè)設(shè)備具備較高瞬時(shí)分析帶寬和靈活的擴(kuò)展能力，可滿足不同場(chǎng)合下的頻譜監(jiān)測(cè)任務(wù)需求，在工程中有較強(qiáng)的實(shí)用價(jià)值，具有廣泛的應(yīng)用前景。

[1] 王樹剛,徐文娟.電磁頻譜監(jiān)測(cè)系統(tǒng)設(shè)計(jì)分析[J].無線電工程,2012,42(06):39-41.WANG Shu-gang,XU Wen-juan.Electromagnetic Spectrum Monitoring System Design and Analysis[J].Radio Engineering,2012,42(06):39-41.

[2] 李經(jīng)章.基于FPGA的PCIExpress傳輸設(shè)計(jì)[D].重慶:重慶大學(xué),2012.LI Jing-zhang.The Design of PCIExpress Transmission Based on FPGA[D].Chongqing:Chongqing University,2012.

[3] 王青.全頻段電磁頻譜監(jiān)測(cè)設(shè)備總體方案及設(shè)計(jì)[D].西安:西安電子科技大學(xué),2012.WANG Qing.Full Frequency Electromagnetic Spectrum Monitoring Equipment Overall Plan and Design[D].Xi an:Xidian University,2012.

[4] WU Qing-ping,Zhou Yu-feng.Design of a Network Receiver for 20MHz to 3GHz Ultra-short Wave Spectrum Monitoring[J].IEEE 3rd International Conference on System Science,Engineering Design and Manufacturing Informatization,2012(02):13-16.

[5] 康凱,鐘子發(fā),葉春逢等.雙通道頻譜監(jiān)測(cè)數(shù)字處理平臺(tái)設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制,2010,18(07):1485-1496.KANG Kai,ZHONG Zi-fa,YE Chun-feng,et al.Dualchannel Spectrum Monitoring Digital Processing Platform Design[J].Computer Measurement &Control,2010,18(07):1485-1496.

[6] 郭仕劍,唐鵬飛,宿紹瑩等.數(shù)字熒光實(shí)時(shí)頻譜分析設(shè)備的設(shè)計(jì)實(shí)現(xiàn)[J].電子測(cè)量與儀器學(xué)報(bào),2011,25(09):781-786.GUO Shi-jian,TANG Peng-fei,SU Shao-ying,et al.Design of Real-time Spectrum Analysis Applying DPX[J].Journal of Electronic Measurement And Instrument,2011,25(09):781-786.