牛勝普，唐 鶴，李澤宇，陳科全，彭析竹，張 波

（電子科技大學，成都 610054）

1 引言

隨著現(xiàn)代CMOS工藝的發(fā)展，器件特征尺寸逐步降低，芯片功耗面積逐步下降，低功耗高速高精度ADC實現(xiàn)成為可能。但工藝進步帶來的并非全是優(yōu)點，對于模擬電路來說，工藝進步帶來的缺點同樣明顯。CMOS器件特征尺寸降低，模擬電路電源電壓進一步下降，受此影響作為模擬電路中關(guān)鍵電路的運算放大器，其重要指標諸如高增益、寬帶寬、寬線性輸入范圍也越來越難以同時實現(xiàn)[1]。通信系統(tǒng)中常用的高速高精度ADC如流水線ADC中所用關(guān)鍵運放也越來越難以實現(xiàn)。高速高精度流水線ADC中運算放大器通常無法同時滿足信號建立速度和建立精度的要求，往往犧牲信號建立精度以保證建立速度，從而使得流水線ADC關(guān)鍵模塊乘法數(shù)模轉(zhuǎn)換器（MDAC）產(chǎn)生增益誤差。MDAC增益誤差如果不加以校準將會嚴重影響流水線ADC諸如ENOB、SNDR、SFDR等關(guān)鍵指標[2]。

高速高精度流水線ADC校準算法研究由來已久，目前校準算法大致可以分為前臺校準算法和后臺校準算法。前臺校準算法例如LMS校準算法[3]，校準時需要打斷ADC的正常工作，但其校準精度較高，一般對ADC模擬部分改動較小，ADC模擬部分設計復雜度較低。后臺校準算法如PN碼偽隨機噪聲注入校準算法[4]，校準時不需要打斷ADC正常工作，可實時跟蹤校準，但其往往需要ADC模擬設計做出相應調(diào)整，增加了模擬電路設計的復雜度。本文所提出的基于最小量化誤差流水線ADC校準算法屬于前臺校準算法。

本論文基于最小量化誤差原理，通過逐級搜索流水線ADC每級增益，進而對流水線ADC輸出數(shù)據(jù)進行還原，對還原后的信號進行快速傅里葉變換分析，當有效位數(shù)等指標滿足要求時即可認為增益校準正確，從而實現(xiàn)流水線ADC校準。通過本文校準算法校準后的ADC ENOB可達13.20 bit，SNDR可達81.23 dB，SFDR可達87.99 dB，積分非線性（INL）最大為1 LSB，微分非線性（DNL）在正負0.1 LSB之間。與未校準的ADC相比，ADC各項性能指標提升顯著。

2 校準算法設計背景

流水線ADC中結(jié)構(gòu)如圖1所示，輸入信號經(jīng)采樣保持電路采樣后送入流水線單元ADC，各單元ADC在雙相不交疊時鐘的控制下交替進行采樣和余差放大。在單元ADC內(nèi)部，采樣相時信號同時經(jīng)乘法數(shù)模轉(zhuǎn)換器MDAC和子ADC采樣，子ADC通過比較產(chǎn)生數(shù)字碼Di；保持相時Di經(jīng)MDAC與輸入信號相減產(chǎn)生余差，MDAC對余差進行放大，余差經(jīng)放大后送入下一級，作為下一級的輸入信號。圖2[5]為傳統(tǒng)流水線ADC中MDAC的結(jié)構(gòu)示意圖，MDAC輸入輸出關(guān)系如公式(1)、(2)所示：

圖1 傳統(tǒng)流水線ADC中結(jié)構(gòu)示意圖

圖2 傳統(tǒng)流水線ADC中MDAC結(jié)構(gòu)示意圖[5]

3 最小量化誤差校準算法原理與實現(xiàn)

3.1 最小量化誤差校準算法原理

如圖3所示，對于N位流水線ADC，信號經(jīng)過采樣保持電路流入第一級Stage1，采樣相時信號同時被子ADC和MDAC采樣，信號經(jīng)子ADC比較產(chǎn)生數(shù)字輸出Di；保持相時，數(shù)字碼Di經(jīng)MDAC中DAC還原并與輸入信號做差，然后放大產(chǎn)生余差電壓Vres。在此過程中，子ADC對輸入信號量化會產(chǎn)生量化誤差εq。其輸入輸出關(guān)系如式（3）、（4）所示：

圖3 流水線ADC第N級量化模型

圖4 流水線ADC系統(tǒng)量化模型

由公式(6)可知，當經(jīng)過校準后，校準出流水線ADC每級增益Gdi與實際增益Gi越接近，Dout與Vin之間誤差越小，即量化誤差越小，校準精度越高。

從公式(6)可以發(fā)現(xiàn)第一級的量化誤差εq1比第二級量化誤差εq2對Dout影響大，第二級量化誤差εq2比第三級量化誤差εq3對Dout影響大，后面幾級依此類推。因此，我們一般從校準第一級增益Gain1開始從前往后逐級校準每級增益。

3.2 最小量化誤差校準算法實現(xiàn)

本文基于MATLAB程序校準流水線ADC每級增益。

公式(7)將第二至最后一級所有Dout等效為第一級模擬輸出Vout1，其中最后一級Flash ADC數(shù)字輸出Dout(Flash)利用公式(8)還原成其模擬輸入Vin(Fiash),其中m指Flash ADC位數(shù)。利用Vout1和數(shù)字輸出Dout1進行還原得到Vin1，對還原后的Vin1進行快速傅里葉變換FFT分析，計算有效位數(shù)ENOB。對Gain1每個取值計算得到的ENOB進行保存，最終對所有第一級增益取值對應的ENOB進行分析，ENOB最大值所對應的增益值即為第一級增益Gain1，認為此時第一級增益即為第一級實際增益。

對于固定步長的取值，步長越小則需要校準的次數(shù)越多，校準越精確，但需要時間越長，本論文校準精度取萬分之一；對于每一級增益從理想值左右兩側(cè)以固定步長取值的次數(shù)，在不低于一萬次時一般不會出錯，出錯的容忍范圍較大。

對于第二級增益Gain2的校準類似。校準第二級增益時需把除第一級外的其他級增益設置為理想增益值，第二級增益Gain2從理想值左右兩側(cè)以固定步長取值，第二級增益Gain2每取一個值則利用校準公式(7)將第三至最后一級所有Dout等效為第二級模擬輸出Vout2，利用Vout2和數(shù)字輸出Vout2進行還原得到Vout1，然后繼續(xù)利用校準公式(7)對Vout1進行還原得到Vin1，對Vout1進行還原得到Vin1時用到的Gain1是利用第一步已經(jīng)校準得到的Gain1。對還原后的Vin1進行FFT分析，計算ENOB。對于Gain2每個取值計算得到的ENOB進行保存。最終對所有第二級增益值對應的ENOB進行分析，ENOB最大值所對應的增益值即為第二級增益Gain2，認為此時第二級增益即為第二級實際增益。

對于第三級、第四級以及第N-1級增益的校準方法與第二級增益校準方法類似。

當把流水線ADC前N-1級增益校準后，還原得到流水線ADC的輸入信號Vin，對還原后的Vin進行FFT分析，計算得到ENOB、THD、SFDR，即可得知流水線ADC的系統(tǒng)性能。

利用最小量化誤差增益校準算法校準流水線ADC每級增益，對于流水線ADC每級增益范圍要求低，每級低增益依然可以實現(xiàn)較高校準的精度。此外，本算法具有高效快速準確的特點，能夠?qū)崿F(xiàn)流水線快速精確校準，從而提高流水線ADC的系統(tǒng)性能。

4 仿真結(jié)果

本論文所設計流水線ADC最小量化誤差校準算法可校準流水線ADC采樣速度從低速（kHz）到高速（GHz），有效位數(shù)從8 bit到15 bit。以基于SMIC55LL工藝流片實現(xiàn)的如圖5所示的14 bit 250 Msps流水線ADC校準為例，如圖6、圖7所示，在輸入信號頻率110 MHz、采樣信號頻率250 MHz的情況下，校準后流水線ADC DNL比校準前明顯下降。

圖5 14 bit 250 Msps流水線ADC結(jié)構(gòu)

圖6 14 bit 250 Msps流水線ADC校準前DNL

圖7 14 bit 250 Msps流水線ADC校準后DNL

圖8 、圖9為校準前后流水線ADC的INL。校準后流水線ADC INL相比校準前由超過20個LSB下降到不到1個LSB。

圖8 14 bit 250 Msps流水線ADC校準前INL

圖9 14 bit 250 Msps流水線ADC校準后INL

圖10 和圖11以及表1為校準前后的動態(tài)參數(shù)變化。校準后流水線ADC SNDR相比校準前由35.35 dB提升至81.23 dB，SFDR由44.07 dB提升至87.99 dB，THD由45.37 dB提升至85.79 dB。由以上分析可知，基于最小量化誤差校準流水線ADC，可明顯提高流水線ADC的靜態(tài)性能和動態(tài)性能。

圖10 14 bit 250 Msps流水線ADC校準前動態(tài)參數(shù)

圖11 14 bit 250 Msps流水線ADC校準后動態(tài)參數(shù)

表1 14 bit 250 Msps流水線ADC校準前后動態(tài)參數(shù)變化

5 結(jié)論

本論文提出了一種基于最小量化誤差流水線ADC校準的算法，通過逐級搜索流水線ADC每級增益使得流水線ADC總量化誤差達到最小，從而使得流水線ADC有效位數(shù)（ENOB）最大，完成校準。本文提出的校準算法應用于一款14 bit 250 Msps的流水線ADC，經(jīng)校準后ADC ENOB可達13.20 bit，信噪失真比SNDR可達81.23 dB，無雜散動態(tài)范圍SFDR可達87.99 dB，同時ADC靜態(tài)特性、動態(tài)性能均得到明顯改善。

參考文獻：

[1]Sansen W M C.Analog Design Essentials[M].Springer US,2006∶181-220.

[2]F Maloberti.Data converters[M].Springer Netherlands,2007∶47-76.

[3]Yun R,Qin Y,Signell S.LMS-based calibration of pipelined ADCsincluding linearand nonlinearerrors[C].European Conference on Circuit Theory and Design.IEEE,2007∶348-351.

[4]梁上泉.流水線模數(shù)轉(zhuǎn)換器偽隨機序列注入后臺快速數(shù)字校準技術(shù)研究[D].合肥：合肥工業(yè)大學,2011∶50-64.

[5]Ahmed I.Pipelined ADC Design and Enhancement Techniques[M].Springer Netherlands,2010∶20-23.

[6]彭蓓.結(jié)合數(shù)字校正技術(shù)的納米CMOS流水線ADC設計[D].北京：北京工業(yè)大學,2011∶20-21.

[7]Behzad Razavi.Design of Analog CMOS Integrated Circuits[M].西安：西安交通大學出版社,2002∶138-161.

[8]B D Sahoo,B A Razavi.10-b 1-GHz 33-mW CMOS ADC[J].IEEE Journal of Solid-State Circuits,2013,48(6)∶1442-1452.