李　濟(jì)

(安徽博微長安電子有限公司, 安徽 六安 237010)

0　引　言

隨著科學(xué)技術(shù)的發(fā)展，現(xiàn)代雷達(dá)工作環(huán)境的電磁干擾日益嚴(yán)重。為了適應(yīng)復(fù)雜的電磁環(huán)境，擴(kuò)大接收機(jī)的瞬時動態(tài)范圍，加強對小目標(biāo)的提取能力，現(xiàn)代雷達(dá)對激勵信號源的低雜散、低相噪提出了更高的要求。[1]同時，為了提高對不同干擾源的處理能力，也要求激勵信號具有波形可選、頻率捷變等功能。[2]因此，采用先進(jìn)的直接頻率合成技術(shù)(DDS)和高速大規(guī)模集成電路等新技術(shù)、新器材設(shè)計出低雜散、低相噪的多功能雷達(dá)激勵信號源是現(xiàn)代雷達(dá)成功設(shè)計的關(guān)鍵因素之一。

1　激勵信號源設(shè)計

1.1　方案設(shè)計

首先，采用基于DDS技術(shù)的波形產(chǎn)生電路可以產(chǎn)生低載波的中頻脈沖式雷達(dá)波形信號，可以根據(jù)控制信號不同，實現(xiàn)脈沖寬度、周期和脈內(nèi)調(diào)頻、調(diào)相方式等多種選擇功能。因此，雷達(dá)激勵信號的波形可選擇性是在波形產(chǎn)生電路中實現(xiàn)的。其次，雷達(dá)波形信號與本振信號進(jìn)行混頻，將頻譜搬移到射頻段。通過變化本振信號的頻率和相應(yīng)的濾波電路，可以實現(xiàn)雷達(dá)的頻率捷變功能。最后，用不同的濾波器分別濾除掉互調(diào)、雜散等無用信號，并對有用信號進(jìn)行功率放大、匹配輸出，即成為L波段雷達(dá)激勵信號。圖1為L波段雷達(dá)激勵信號源原理框圖。

1.2　硬件電路設(shè)計

該方案按不同功能將電路分割成多個模塊，模塊間用高頻電纜傳輸信號，可以有限地防止相互間信號串?dāng)_。同時，需要對每個模塊的電源進(jìn)行噪聲隔離設(shè)計。該方案中關(guān)鍵電路是波形產(chǎn)生電路和上變頻電路。

(1) 波形產(chǎn)生電路設(shè)計

電路中使用的主要器件為FPGA和DDS。FPGA選用Altera公司的 EPF10K100ARI240-3，完成控制邏輯關(guān)系運算功能和數(shù)據(jù)存儲功能，以及對DDS的初始化和動態(tài)配置。DDS選用ADI公司的AD9854ASQ，在不同信號控制下，可以產(chǎn)生多種形式的脈沖雷達(dá)波形信號。波形產(chǎn)生電路框圖如圖2所示。

(2) 上變頻電路設(shè)計

上變頻電路完成頻譜搬移功能。選用Mini-circuits公司雙平衡混頻器ADE-30，本振電平7 dBm，具有轉(zhuǎn)換插損小、端口間隔離度高等優(yōu)點。混頻電路原理圖如圖3所示。設(shè)計上變頻電路時，指標(biāo)上要保留一定的余量，并且注意阻抗匹配，保證在寬溫范圍內(nèi)指標(biāo)合格，不會發(fā)生自激現(xiàn)象。

2　關(guān)鍵技術(shù)參數(shù)分析計算

2.1　雜散抑制度

該激勵信號源對雜散抑制度要求是≤-65 dBc。雜散信號主要來源于DDS工作產(chǎn)生的雜散信號和混頻電路的互調(diào)信號。

DDS時鐘信號為300 MHz，輸出信號頻率70 MHz，輸出信號頻率在時鐘信號頻率的1/4～1/8之間，處于輸出信號中雜散最小的頻帶內(nèi)。DDS輸出信號頻譜規(guī)劃圖如圖4所示[3]。

從圖4可以看出，DDS輸出的頻譜非常豐富，包括中頻信號的多次諧波(圖中的H2、H3……)、中頻信號與采樣時鐘的鏡像信號，以及各次諧波與采樣頻率組合頻譜(圖中的IM2、IM3……)。其中，影響較大的是fs-f0=230 MHz、二次諧波H2=140 MHz和三次諧波H3=210 MHz，因距離中頻信號f0較遠(yuǎn)，可通過過渡帶比較陡峭的橢圓函數(shù)濾波器將其濾除掉，而其他雜散信號因多次鏡像后幅度較小而影響較小。

上變頻電路中，中頻信號為70 MHz，本振信號為1 600 MHz，混頻后取相加信號1 670 MHz為有效信號。其互調(diào)信號中影響較大的有相減信號頻率為1 530 MHz、二次鏡像信號和DDS時鐘信號頻率為300 MHz。這些與1 670 MHz相距較遠(yuǎn)，可以用濾波器濾除掉。

2.2　相位噪聲

該激勵信號源對激勵信號相位要求噪聲是≤-130 dBc/Hz@1 kHz。要保證指標(biāo)要求，必須保證整個鏈路中各級電路的相位噪聲都能滿足指標(biāo)要求，其中影響較大的是波形產(chǎn)生電路和上變頻電路。

波形產(chǎn)生電路中DDS時鐘信號和器件自身噪聲基底影響較大。DDS時鐘是用100 MHz恒溫晶振作為基準(zhǔn)信號，通過3倍頻直接合成300 MHz，其相位噪聲惡化了20lg3≈10 dB。選用的晶振相噪指標(biāo)為-160 dBc/Hz@1 kHz，所以時鐘信號相噪指標(biāo)沒有問題。從選用的AD9854數(shù)據(jù)表中可以查到，在300 MHz時鐘下輸出70 MHz信號時器件本身相位噪聲在-130 dBc/Hz@1 kHz以下[4]。因此，波形產(chǎn)生電路輸出的信號可以達(dá)到要求的相噪指標(biāo)要求。

上變頻電路中，本振信號的相噪主要取決于頻率變換時產(chǎn)生的相噪惡化，其惡化規(guī)律可認(rèn)為滿足公式(1)：

(1)

式中,θnOUT(t)為頻率變換后的信號相位噪聲，θnIN(t)為頻率變換前信號的相位噪聲。

前述相位噪聲為-160 dBc/Hz@1 kHz的晶振為信號基準(zhǔn)，通過倍頻、混頻等方式直接合成本振信號，其中最大倍頻次數(shù)為1 600÷100 MHz=16倍。理論上相噪惡化20lg17≈24 dB，倍頻鏈路有3 dB左右附加損耗，這樣本振信號相位噪聲滿足指標(biāo)要求。

中頻信號與本振信號進(jìn)行混頻，再經(jīng)放大后出射頻信號?；祛l為兩信號線性疊加，放大器為功率放大?；祛l后的射頻輸出信號的相位噪聲可認(rèn)為滿足：

(2)

式中，θnOUT(t)為混頻后的射頻信號相位噪聲，θnIF(t)為參加混頻的中頻信號的相位噪聲，θnLO(t)為參加混頻的本振信號的相位噪聲。根據(jù)公式(2)計算下來，激勵信號的噪聲可達(dá)-130 dBc/Hz@1 kHz以下，滿足系統(tǒng)要求。

采用Keysight Technologies N9030A PXA信號分析儀進(jìn)行寬帶雜散和帶內(nèi)信噪比測試，測試結(jié)果分別如圖5、圖6。采用R&S公司的FSUP26信號源分析儀進(jìn)行相位相位噪聲測試，測試結(jié)果如圖7。對激勵信號的線性調(diào)頻和非線性調(diào)頻功能進(jìn)行測試，測試結(jié)果如圖8?？梢钥闯?，實測結(jié)果符合理論設(shè)計指標(biāo)。

圖5為實測輸出信號1 670 MHz線性調(diào)頻信號寬帶雜散的頻譜圖。從圖5可以看出，掃寬200 MHz內(nèi)雜散抑制度達(dá)到65 dB以上，滿足設(shè)計要求。

圖6為實測輸出信號1 670 MHz線性調(diào)頻信號視頻帶寬1 kHz的頻譜圖(視頻帶寬VBW和分辨率帶寬RBW設(shè)置10 Hz)。雜散抑制度達(dá)68 dB以上，滿足設(shè)計要求。

圖7為實測輸出信號1 670 MHz單載頻相位噪聲圖，相位噪聲達(dá)到130 dBc/Hz@1 kHz以上，滿足設(shè)計要求。

圖8為實測輸出信號1 670 MHz的線性調(diào)頻和非線性調(diào)頻兩種調(diào)頻狀態(tài)，實現(xiàn)了激勵信號的多種功能。

4　結(jié)束語

該方案采用數(shù)字波形產(chǎn)生、上變頻、功率放大和濾波電路，成功設(shè)計實現(xiàn)了一款L波段雷達(dá)激勵信號源。經(jīng)實測，激勵信號的雜散和相噪指標(biāo)達(dá)到了預(yù)期指標(biāo)要求，同時激勵信號還具有波形可選、頻率捷變等多種功能，集成化程度高，可靠性高，滿足某新型雷達(dá)的工程使用要求。