陳侃 皮明峰 王國波

摘要：文章提出一種短波寬帶中頻信號數(shù)字化實現(xiàn)方法。先對寬帶中頻信號進行帶通采樣。為保證多相濾波信道化工程實現(xiàn)，提出雙FPGA協(xié)處理架構(gòu)。之后對降采樣低通濾波和多相濾波信道化實現(xiàn)方案進行資源分析，得出一種最佳的寬帶中頻信號數(shù)字化實現(xiàn)方法。

關(guān)鍵詞：多相濾波；中頻數(shù)字化；降采樣

短波通信通過電離層反射來實現(xiàn)遠距離通信。由于電離層高度和密度的時刻變化，使得短波通信穩(wěn)定性較差。同時，3?30 MHz短波通信頻段內(nèi)的全球用戶眾多。電磁環(huán)境復雜，又極易受到其他通信干擾。為獲得抗干擾穩(wěn)定通信能力，采用寬帶接收的頻率分集合并技術(shù)是種不錯的解決方案[1]。但受A/D和FPGA器件處理能力制約，傳統(tǒng)短波接收機只能對單個3 kHz帶寬的窄帶中頻信號進行數(shù)字化處理。近年來，隨著器件能力提升，采用目前高性能的A/D和FPGA芯片使短波寬帶中頻信號數(shù)字化實現(xiàn)成為可能。

1 寬帶中頻信號下變頻設計

對于帶通信號，假設信號中心頻率為f0；，那對應的上下通帶的截止頻率為fh=f0+B/2， fl=f0-B/2。其中，B為所處理信號的帶寬，根據(jù)帶通采樣定理對其進行均勻采樣，滿足采樣值不失真地重建信號的充要條件為：

本設計中： fh==63+6/2=66 MHz，fl=63-6/2=60 MHz。根據(jù)式（1）可得采樣頻率的頻率選擇范圍為：12∪（13.2，13.3333）∪（14.6667，15）∪（16.5，17.1429）∪（18.8571，20）∪（22，24）∪（26.4，30）∪（33，40）∪（44，60）∪（66，120）∪（132，+∞）單位MHz。考慮到后續(xù)下變頻降采樣過程的整數(shù)倍抽取，這里A/D器件選擇的采樣速率為78.643 2 MHz。

為提升的頻率分集增益效果，對于6 MHz帶寬的短波中頻信號，數(shù)字接收機至少需要具有512路基帶信號的多相濾波信道化處理能力。而目前單片Virtex-5系列FPGA芯片處理能力無法滿足要求。由于芯片間RapidIO高速串行接口的支持，這樣便可以采用多芯片協(xié)處理的方案來實現(xiàn)我們的目標，雙FPGA協(xié)處理架構(gòu)如圖1所示。

實現(xiàn)步驟如下：

（1）首先，F(xiàn)PGA1通過A/D器件完成對中心頻率為63 MHz，帶寬6 MHz的中頻信號數(shù)字采樣。之后利用芯片間的RapidIO高速串行接口，將采樣數(shù)字信號的復制傳輸給FPGA2以實現(xiàn)并行處理架構(gòu)。

（2）每片F(xiàn)PGA可通過NCO來實現(xiàn)頻譜搬移功能：NC01選擇的混頻頻率為61.5 MHz，NC02選擇的混頻頻率為64.5 MHz。再通過后續(xù)低通濾波可以將60?66 MHz的頻段劃分為2個3 MHz帶寬的等間隔區(qū)間。即FPGA1處理60?63 MHz頻段的中頻信號，F(xiàn)PGA2處理63?66 MHz頻段的中頻信號。

（3）中頻采樣信號經(jīng)過頻譜搬移后將進行下變頻處理。下變頻總抽取倍數(shù)為16倍，采樣率由78.643 2 MHz降低到4.915 2 MHz以便之后的多相濾波信道化處理。

一般高倍數(shù)降采樣率系統(tǒng)的濾波設計可以采用級聯(lián)的方式實現(xiàn)，以降低運算量和存儲資源的耗費。通常低通濾波器的實現(xiàn)階數(shù)由Kaiser公式進行估計[2]，當每級濾波器的通帶波紋和阻帶衰減均一致的話，可將公式簡寫如下：

可獲得運算量的最大節(jié)省。很明顯采用兩級實現(xiàn)方案，第一級將采樣率抽得盡量低是最佳選擇。即實現(xiàn)16倍低通降采樣，先對中頻信號進行8倍抽取后再進行2倍抽取低通濾波，為最省器件資源的實現(xiàn)方案。

2 多相濾波信道化設計

降采樣后的中頻信號將進入多相濾波信道化實現(xiàn)過程，可以采用低通濾波器實現(xiàn)方法[3]：設輸入信號為x（n）則可先將x（n）移至零頻處再低通濾波，能直接得到基帶信號。設低通濾波器的沖擊響應為h（n），那么得到的基帶信號為：

2.1 多相濾波設計方案1

兩片F(xiàn)PGA均工作在4.915 2 MHz的采樣率下，通過多相濾波多信道化處理，分別輸出256路采樣率為38.4 kHz的基帶數(shù)據(jù)流，根據(jù)預先設定的頻率中心值，將每個3 kHz帶寬的窄帶基帶信號從其頻譜中心搬移到零頻，這樣輸出的256路數(shù)據(jù)流中，每路基帶信號的通帶范圍為[-12 kHz，12 kHz]，相鄰通道數(shù)據(jù)流的中心頻點相隔19.2 kHz。

2.2 多相濾波器設計方案2

兩片F(xiàn)PGA均工作在4.915 2 MHz的采樣率下不變，通過多相濾波信道化處理，分別輸出512路采樣率為19.2 kHz的數(shù)據(jù)流，根據(jù)預先設定的頻率中心值，將每個預設頻點的3 kHz基帶信號頻譜中心搬移到零頻，輸出的512路數(shù)據(jù)流中，每路信號的通帶范圍為[-6.5 kHz，6.5 kHz]，相鄰通道數(shù)據(jù)流的中心頻點相隔9.6 kHz。

2.3 兩種方案FPGA資源消耗情況

兩種多相濾波信道化方案的FPGA資源消耗估算情況，如表1所示。

由表1可知：方案2較之方案1的DSP資源多消耗20個，存儲資源多用77個18 kB的BlockRAM。如果在進行寬帶下變頻時，采用I、Q串行輸入的方式進行低通濾波，比并行輸入方式濾波可節(jié)省DSP資源22個，以彌補后續(xù)多相濾波DSP資源的消耗。但又考慮到基帶信號后續(xù)需要進行能量檢測處理，若采用方案1需要通過4倍抽取濾波及匹配濾波處理；而采用方案2要進行2倍抽取濾波及匹配濾波處理，資源消耗是方案1的2倍。同時，在多相濾波信道化設計中采用子信道帶寬越窄，相鄰信道的暫態(tài)效應越嚴重[4]，所以綜合考慮方案1為最佳的寬帶中頻信號數(shù)字化實現(xiàn)方案。

3 結(jié)語

隨著通信器件處理能力的高速發(fā)展，使多相濾波信道化工程實現(xiàn)成為可能。傳統(tǒng)短波窄帶通信方式不穩(wěn)定的弊端，在頻率和空間分集技術(shù)的引入下迎刃而解。短波通信也將由可用變得更加好用。

[參考文獻]

[1]劉麗哲.瑞利衰落信道下帶內(nèi)頻率分集性能分析[J].無線通信技術(shù)，2012（6）：36-37.

[2]楊小牛，樓才義，徐建良.軟件無線電原理與應用[M].北京：電子工業(yè)出版社，2006.

[3]鄧小煒.中頻信道化數(shù)字接收機方案與算法研究[D].成都：電子科技大學，2008.

[4]姜建軍.基于多相濾波的超寬帶接收機研究及FPGA實現(xiàn)[D].南京：南京航空航天大學，2010.