柯春艷 安思 胡春華

摘要：為改善硬件類課程實(shí)踐環(huán)節(jié)教學(xué)效果，加強(qiáng)學(xué)生探索精神，設(shè)計(jì)基于FPGA的交通燈計(jì)時(shí)顯示實(shí)驗(yàn)，給出了具體的設(shè)計(jì)方案。該實(shí)驗(yàn)以交通燈計(jì)時(shí)顯示實(shí)例為載體，使學(xué)生掌握數(shù)碼管動(dòng)態(tài)和靜態(tài)顯示的原理和VHDL實(shí)現(xiàn)。該實(shí)驗(yàn)?zāi)軌蛲ㄟ^整合相似知識點(diǎn)增強(qiáng)學(xué)生運(yùn)用知識解決問題的能力，提升實(shí)驗(yàn)教學(xué)效果。

關(guān)鍵詞：FPGA；交通燈；74HC595；EDA實(shí)驗(yàn)

中圖分類號：TP273 文獻(xiàn)標(biāo)識碼：A 文章編號：1009-3044（2018）20-0133-02

Design of Time Display Experiment of Traffic Light Based on FPGA

KE Chun-yan， AN Si， HU Chun-hua

（Xinjiang Agricultural University， Urumqi 830000， China）

Abstract： In order to improve the teaching effect of the experiment link of the hardware class and strengthen the students' exploration spirit， this paper designs the time display experiment of traffic light based on FPGA， and gives the concrete design scheme. The experiment takes the example of traffic light timing display， enabling students to grasp the principle of digital tube dynamic display and static display and its VHDL implementation. This experiment can enhance students' ability of using knowledge to solve problems by integrating similar knowledge points， and enhance the effect of experimental teaching.

Key words： FPGA； traffic light； 74HC595； EDA experiment

1 引言

《可編程邏輯器件與應(yīng)用技術(shù)》是電子信息工程專業(yè)的專業(yè)課程。隨著半導(dǎo)體和計(jì)算機(jī)技術(shù)的不斷發(fā)展，電子工程設(shè)計(jì)逐步實(shí)現(xiàn)了自動(dòng)化，即電子設(shè)計(jì)自動(dòng)化（簡稱EDA）。本課程的任務(wù)主要是使學(xué)生了解現(xiàn)代電子線路設(shè)計(jì)自動(dòng)化的基本流程，了解CPLD和FPGA等可編程邏輯器件的硬件結(jié)構(gòu)、原理和特性；熟悉和掌握EDA設(shè)計(jì)方法、設(shè)計(jì)語言、開發(fā)軟件和設(shè)計(jì)實(shí)例。通過學(xué)習(xí)，提高學(xué)生應(yīng)用計(jì)算機(jī)和設(shè)計(jì)軟件對電子電路進(jìn)行自動(dòng)化設(shè)計(jì)和分析的能力，為今后的學(xué)習(xí)和就業(yè)奠定基礎(chǔ)。本門課程最大的特點(diǎn)是實(shí)踐性強(qiáng)，因而課程實(shí)踐環(huán)節(jié)的設(shè)計(jì)就顯得尤為重要?？茖W(xué)合理的設(shè)置實(shí)驗(yàn)課程內(nèi)容能夠在有限的實(shí)驗(yàn)課課時(shí)中幫助學(xué)生鞏固所學(xué)理論知識，強(qiáng)化對知識的應(yīng)用能力。

數(shù)碼管掃描顯示是EDA和單片機(jī)等應(yīng)用類課程中重要的知識點(diǎn)之一，數(shù)碼管掃描方式有動(dòng)態(tài)掃描和靜態(tài)掃描兩種，調(diào)研已有的實(shí)驗(yàn)設(shè)計(jì)內(nèi)容后，發(fā)現(xiàn)多數(shù)實(shí)驗(yàn)課程大綱中針對靜態(tài)掃描和動(dòng)態(tài)掃描分別設(shè)置了不同的實(shí)驗(yàn)項(xiàng)目，為增強(qiáng)知識點(diǎn)的連貫性，幫助學(xué)生更好的理解、掌握和運(yùn)用相似知識內(nèi)容，本文給出了基于Altera公司CycloneII系列EP2C35F672C8 FPGA器件的交通燈計(jì)時(shí)掃描實(shí)驗(yàn)方案，在實(shí)驗(yàn)中通過兩種掃描方法實(shí)現(xiàn)數(shù)碼管計(jì)時(shí)顯示。

2 實(shí)驗(yàn)總體設(shè)計(jì)方案

交通燈控制器用于自動(dòng)控制十字路口的交通燈和計(jì)時(shí)器，指揮各種車輛和行人安全通過，其工作原理是：在十字路口，每條道路各有一組紅、黃、綠燈和倒計(jì)時(shí)顯示器，用以指揮車輛和行人有序的通行。其中，紅燈亮表示該道路禁止通行，紅燈時(shí)間是30秒；黃燈亮表示停車，黃燈時(shí)間是5秒；綠燈亮表示可以通行，綠燈時(shí)間是25秒；倒計(jì)時(shí)顯示器用來顯示允許通行或禁止通行的時(shí)間。設(shè)計(jì)中水平方向的倒計(jì)時(shí)顯示采用靜態(tài)數(shù)碼管，垂直方向的倒計(jì)時(shí)顯示采用動(dòng)態(tài)數(shù)碼管?；贏ltera公司CycloneII系列EP2C35F672C8FPGA器件的交通燈計(jì)時(shí)掃描顯示實(shí)驗(yàn)主要由交通燈模塊、靜態(tài)數(shù)碼管顯示模塊和動(dòng)態(tài)數(shù)碼管顯示模塊三個(gè)部分組成。

3 硬件設(shè)計(jì)

3.1 動(dòng)態(tài)顯示電路

系統(tǒng)設(shè)計(jì)2位動(dòng)態(tài)數(shù)碼管顯示垂直方向的信號燈剩余時(shí)間。其中每個(gè)數(shù)碼管的8個(gè)段碼a、b、c、d、e、f、g、h（h是小數(shù)點(diǎn)），都分別連到SEG0～SEG7，2個(gè)數(shù)碼管分別由選通信號端口DIG1和DIG2來選擇，只有被選通的數(shù)碼管顯示數(shù)據(jù)。

系統(tǒng)數(shù)碼管為共陽極，若將某一個(gè)數(shù)碼管的選通信號置為低電平“0”，另一個(gè)選通信號為高電平“1”，選通為低電平對應(yīng)的數(shù)碼管顯示數(shù)據(jù)，而另一個(gè)數(shù)碼管為關(guān)閉狀態(tài)。如果希望2個(gè)數(shù)碼管顯示數(shù)據(jù)，就必須使2個(gè)選通信號DIG1和DIG2分別被單獨(dú)選通，選通某一個(gè)數(shù)碼管的同時(shí)，在段信號輸入口輸入要顯示的數(shù)據(jù)。在輪流點(diǎn)亮數(shù)碼管的掃描過程中，雖然每次只選通點(diǎn)亮一個(gè)數(shù)碼管，但每位數(shù)碼管的點(diǎn)亮?xí)r間極為短暫，由于視覺暫留現(xiàn)象人們可以看到穩(wěn)定的顯示數(shù)據(jù)。

3.2 靜態(tài)顯示電路

系統(tǒng)設(shè)計(jì)2位靜態(tài)數(shù)碼管顯示水平方向的信號燈剩余時(shí)間。靜態(tài)數(shù)碼管顯示某一字符時(shí)，相應(yīng)的發(fā)光二極管恒定導(dǎo)通或恒定截止，各位數(shù)碼管相互獨(dú)立，公共端恒定接GND（共陰極）或+5V（共陽極）。每個(gè)數(shù)碼管的八個(gè)位段分別與一個(gè)八位I/O端口相連，I/O端口只要有字型碼輸出，數(shù)碼管就顯示給定字符，并保持不變，直到I/O口輸出新的段碼。

靜態(tài)數(shù)碼管模塊是由2位七段共陽極數(shù)碼管組成，它由2個(gè)級聯(lián)的74HC595位移緩存器驅(qū)動(dòng)。74HC595作用是把8位串行的信號轉(zhuǎn)為并行的信號，常用在各種數(shù)碼管以及點(diǎn)陣屏的驅(qū)動(dòng)芯片中，使用該芯片可以節(jié)約MCU的I/O口資源，芯片還具備一定的驅(qū)動(dòng)能力，可以免掉三極管等放大電路。當(dāng)74HC595的SEGRCLK為低電平時(shí)，在16個(gè)SEGSCLK時(shí)鐘上升沿將16bit的數(shù)據(jù)一位一位的由SEGSI串行輸入存入到2個(gè)74HC595的16位并行輸出緩存器，當(dāng)16bit數(shù)據(jù)輸入完成后，SEGRCLK上產(chǎn)生一個(gè)高電平，將16bit串行輸入的數(shù)據(jù)一次性并行輸出到2位數(shù)碼管的18個(gè)段碼。

圖1為靜態(tài)數(shù)碼管驅(qū)動(dòng)電路，由圖可見，使用74HC595芯片進(jìn)行串并轉(zhuǎn)換后，系統(tǒng)只占用FPGA的3個(gè)IO口即可驅(qū)動(dòng)2位數(shù)碼管，大大地節(jié)約了芯片資源。然而2片74HC595卻會(huì)占用更多的電路板面積，實(shí)際應(yīng)用中需要綜合權(quán)衡芯片資源和電路板尺寸兩個(gè)因素。

3.3 交通燈電路

交通燈模塊由12個(gè)LED組成，有紅、黃、綠三種信號燈。GREEN-V、YELLOW-V、RED-V、GREEN-H、YELLOW-H、RED-H與FPGA的6個(gè)IO口相連。

4 軟件設(shè)計(jì)

系統(tǒng)頂層文件采用原理圖設(shè)計(jì)方式，頂層原理圖中包含三個(gè)VHDL描述的元件，分別是分頻器frediv、交通燈traffic_light和數(shù)碼顯示器disp。

4.1狀態(tài)機(jī)設(shè)計(jì)

數(shù)碼管顯示倒計(jì)時(shí)的同時(shí)，對應(yīng)的交通燈按照設(shè)定的順序亮滅，所以在交通燈程序中定義一個(gè)枚舉類型的狀態(tài)變量st， st狀態(tài)有red、yellow和green，初始為red，復(fù)位時(shí)切換為red。

4.2 動(dòng)態(tài)顯示程序設(shè)計(jì)

動(dòng)態(tài)顯示程序中，首先由traffic_light_dyseg元件產(chǎn)生十位和個(gè)位的數(shù)碼管8段碼，然后將16位段碼數(shù)據(jù)送往dispay_dynamic的輸入端口seven_seg[15..0]，dispay_dynamic中定義兩個(gè)長度為8的信號，用來存放個(gè)位和十位8段碼，并輪流流傳遞給seven_seg_out[7..0]。

為使倒計(jì)時(shí)數(shù)據(jù)顯示穩(wěn)定清晰，同時(shí)又避免頻繁切換導(dǎo)致功耗徒增，個(gè)位和十位的段碼輸出頻率應(yīng)不小于50Hz。設(shè)計(jì)中將系統(tǒng)的50MHz頻率進(jìn)行50M和250K分頻處理，得到1Hz的輸出頻率clk_traffic和200Hz的輸出頻率clk，在dispay_dynamic中設(shè)計(jì)2位二進(jìn)制計(jì)數(shù)器，最終得到兩個(gè)動(dòng)態(tài)數(shù)碼管的顯示頻率為50Hz，該頻率可得到清晰穩(wěn)定的顯示效果。動(dòng)態(tài)顯示的原理圖文件如圖2所示。

4.3 靜態(tài)顯示程序設(shè)計(jì)

靜態(tài)顯示中traffic_light元件與動(dòng)態(tài)顯示的功能一樣，用來產(chǎn)生十位和個(gè)位的數(shù)碼管8段碼。靜態(tài)顯示的disp元件內(nèi)部設(shè)計(jì)了一個(gè)狀態(tài)機(jī)，用來控制16bit段碼的輸出。狀態(tài)機(jī)的初始態(tài)為idle，當(dāng)端口clk輸入上升沿時(shí)，shcp端口也輸出上升沿，同時(shí)狀態(tài)機(jī)切換到下一個(gè)狀態(tài)，data_out端口輸出下一位bit。16個(gè)clk上升沿后，16 bit全部輸出存入74HC595位移緩存器，在第17個(gè)clk上升沿到來時(shí)，slcp輸出一個(gè)高電平，存入74HC595的16位段碼并行輸出到兩位靜態(tài)數(shù)碼管的段選信號端，從而驅(qū)動(dòng)點(diǎn)亮數(shù)碼管。

同樣的，靜態(tài)顯示的分頻器也得到1Hzd的clk_traffic和200Hz的clk兩種頻率。靜態(tài)顯示的原理圖文件如圖3所示。

5 結(jié)論

經(jīng)過測試，基于FPGA的交通燈計(jì)數(shù)顯示實(shí)驗(yàn)功能和時(shí)序正確，實(shí)驗(yàn)結(jié)果符合預(yù)期目標(biāo)。本實(shí)驗(yàn)通過交通燈實(shí)例將數(shù)碼管的動(dòng)態(tài)顯示原理和靜態(tài)顯示原理相結(jié)合，學(xué)生通過調(diào)整掃描頻率能夠深入直觀地感受到兩種掃描方式的異同，掌握數(shù)碼管的使用的同時(shí)也通過實(shí)驗(yàn)理解了串并轉(zhuǎn)換芯片的應(yīng)用方法和優(yōu)勢，充分調(diào)動(dòng)了學(xué)生的探索意識，有效提高了實(shí)驗(yàn)效果。

參考文獻(xiàn)：

[1] 李新梅.EDA實(shí)現(xiàn)交通燈控制器的設(shè)計(jì)[J].電子世界，2014（12）：445-446.

[2] 賈玉榮，王鵬，祁碩.基于數(shù)碼管顯示教學(xué)實(shí)驗(yàn)設(shè)計(jì)[J].實(shí)驗(yàn)技術(shù)與管理，2016，33（12）：43-47.

[3] 郭聳，武俊鵬，付小晶.基于FPGA的交通燈控制器實(shí)驗(yàn)設(shè)計(jì)[J].計(jì)算機(jī)教育，2009（8）：99-100.

[4] 翟殿棠，方敏，厲光偉.基于VHDL的交通燈控制器設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2007（3）：187-188+191.

[5] 孫仁云，李本亮，羅永國.基于交通燈系統(tǒng)的單片機(jī)教學(xué)實(shí)驗(yàn)[J].實(shí)驗(yàn)科學(xué)與技術(shù)，2003（2）：26-29.