，

(1.中國(guó)電子科技集團(tuán)公司第三十八研究所， 安徽合肥 230088；2.孔徑陣列與空間探測(cè)安徽省重點(diǎn)實(shí)驗(yàn)室， 安徽合肥 230088)

0 引言

現(xiàn)代地空導(dǎo)彈系統(tǒng)都是由指揮控制車、雷達(dá)、導(dǎo)彈發(fā)射車及相關(guān)配套設(shè)備組成，雷達(dá)按作戰(zhàn)任務(wù)分為搜索雷達(dá)和跟蹤制導(dǎo)雷達(dá)(簡(jiǎn)稱制導(dǎo)雷達(dá))。搜索雷達(dá)對(duì)指定空域或360°全方位掃描，將截獲的飛行目標(biāo)參數(shù)報(bào)送指揮控制車(簡(jiǎn)稱指控車)，指控車對(duì)疑似目標(biāo)進(jìn)行威脅等級(jí)評(píng)估，將預(yù)打擊目標(biāo)的方位、高度、速度、航向等參數(shù)送制導(dǎo)雷達(dá)，引導(dǎo)制導(dǎo)雷達(dá)天線對(duì)準(zhǔn)目標(biāo)來(lái)襲空域，待目標(biāo)進(jìn)入制導(dǎo)雷達(dá)作戰(zhàn)威力范圍內(nèi)，制導(dǎo)雷達(dá)開始對(duì)目標(biāo)進(jìn)行精確跟蹤，并將目標(biāo)的詳細(xì)參數(shù)報(bào)送指控車，指控車依據(jù)來(lái)襲目標(biāo)的詳細(xì)參數(shù)進(jìn)行火力單元(即導(dǎo)彈發(fā)射車)分配，指揮導(dǎo)彈發(fā)射，對(duì)來(lái)襲目標(biāo)進(jìn)行攔截。目標(biāo)情報(bào)在導(dǎo)彈系統(tǒng)內(nèi)的傳遞以及作戰(zhàn)控制指令的響應(yīng)要求具有嚴(yán)格的時(shí)效性，這就需要為地空導(dǎo)彈系統(tǒng)各單元建立統(tǒng)一的時(shí)間基準(zhǔn)，使各單元間時(shí)間同步?；诘乜諏?dǎo)彈系統(tǒng)各單元機(jī)動(dòng)性配置的要求，利用北斗、GPS進(jìn)行系統(tǒng)的時(shí)間統(tǒng)一是一個(gè)理想解決方案，能很好地保證各單元間時(shí)間同步的準(zhǔn)確性[1-2]。雷達(dá)情報(bào)處理一般要求時(shí)間準(zhǔn)確度控制在μs級(jí)。北斗、GPS的授時(shí)精度一般在1 000 ns以內(nèi)，北斗二代系統(tǒng)能達(dá)到50 ns以內(nèi)，滿足系統(tǒng)情報(bào)處理要求。

1 北斗、GPS授時(shí)原理

設(shè)T時(shí)刻在目標(biāo)位置P處用接收機(jī)同時(shí)測(cè)得4顆衛(wèi)星1, 2, 3, 4到P點(diǎn)處的距離分別為S1,S2,S3,S4，4顆衛(wèi)星的坐標(biāo)分別是(Xi,Yi,Zi)，i=1, 2, 3, 4，則P點(diǎn)的坐標(biāo)和時(shí)間T可通過式(1)解算得出：

(1)

式中，Ti(i=1, 2, 3, 4)為各衛(wèi)星的時(shí)間，T為用戶接收機(jī)的時(shí)間，c為光速，(X,Y,Z)為用戶接收機(jī)的坐標(biāo)。各衛(wèi)星的時(shí)間Ti和坐標(biāo)(Xi,Yi,Zi)通過解析接收到的衛(wèi)星報(bào)文獲得[3-4]。

北斗衛(wèi)星導(dǎo)航系統(tǒng)已發(fā)展至第三代，具備衛(wèi)星無(wú)線電測(cè)定系統(tǒng)(Radio Determination Satellite System, RDSS)和衛(wèi)星無(wú)線電導(dǎo)航系統(tǒng)(Radio Navigation Satellite System, RNSS)兩種模式。RDSS模式采用主動(dòng)定位方式，即先由用戶接收機(jī)主動(dòng)發(fā)出定位請(qǐng)求(通過衛(wèi)星轉(zhuǎn)發(fā))，北斗系統(tǒng)的地面控制中心進(jìn)行相應(yīng)解算后，下發(fā)定位信息和授時(shí)數(shù)據(jù)。RNSS模式采用無(wú)源定位方式，通過地面運(yùn)控系統(tǒng)監(jiān)測(cè)整個(gè)導(dǎo)航系統(tǒng)的衛(wèi)星位置并同步衛(wèi)星時(shí)鐘，該模式與GPS系統(tǒng)的原理相同[5-6]。授時(shí)精度上，北斗一代是100 ns，二代是50 ns，三代可達(dá)20 ns。

2 時(shí)間同步設(shè)計(jì)

某型地空導(dǎo)彈系統(tǒng)組成如圖2所示，各單元采用相同的時(shí)間同步設(shè)計(jì)，下面以在搜索雷達(dá)中的設(shè)計(jì)、應(yīng)用為例進(jìn)行介紹。

2.1 原理設(shè)計(jì)

北斗/GPS接收機(jī)接收衛(wèi)星信號(hào)，通過串口或網(wǎng)絡(luò)以固定重復(fù)頻率輸出授時(shí)數(shù)據(jù)，包含年、月、日、時(shí)、分、秒信息，同時(shí)以電信號(hào)的方式每秒輸出一個(gè)秒脈沖[7]。搜索雷達(dá)的時(shí)間同步電路由計(jì)算機(jī)模塊、FPGA電路和電平轉(zhuǎn)換電路組成，與北斗/GPS接收機(jī)間接口如圖3所示。計(jì)算機(jī)模塊實(shí)現(xiàn)授時(shí)數(shù)據(jù)接收解析、對(duì)時(shí)控制管理、相對(duì)時(shí)間讀取、實(shí)時(shí)時(shí)間產(chǎn)生與分發(fā)功能；FPGA電路實(shí)現(xiàn)秒脈沖接收、計(jì)數(shù)、相對(duì)時(shí)間產(chǎn)生、秒脈沖軟件抗干擾保護(hù)等功能；電平轉(zhuǎn)換電路實(shí)現(xiàn)秒脈沖信號(hào)從RS422電平到TTL電平的轉(zhuǎn)換功能。

FPGA電路接收雷達(dá)系統(tǒng)的高穩(wěn)定、高精度時(shí)鐘信號(hào)，利用其內(nèi)部鎖相環(huán)分頻產(chǎn)生滿足時(shí)間分辨率要求(一般取μs級(jí))的內(nèi)部計(jì)數(shù)用時(shí)鐘信號(hào)，在計(jì)算機(jī)模塊下發(fā)對(duì)時(shí)開始時(shí)刻，該計(jì)數(shù)器從零開始計(jì)數(shù)。對(duì)于對(duì)時(shí)開始時(shí)刻，設(shè)相對(duì)時(shí)間為零，則該計(jì)數(shù)器的實(shí)時(shí)計(jì)數(shù)值即是相對(duì)于對(duì)時(shí)開始時(shí)刻的實(shí)時(shí)相對(duì)時(shí)間。如圖3所示，計(jì)算機(jī)模塊通過PCI總線讀取FPGA電路計(jì)數(shù)產(chǎn)生的實(shí)時(shí)相對(duì)時(shí)間，與對(duì)時(shí)開始時(shí)刻的絕對(duì)時(shí)間累加，即是系統(tǒng)的實(shí)時(shí)時(shí)間。對(duì)時(shí)開始時(shí)刻的絕對(duì)時(shí)間由計(jì)算機(jī)模塊通過解析串口或網(wǎng)絡(luò)接收的授時(shí)數(shù)據(jù)報(bào)文獲得。設(shè)計(jì)采用FPGA接收20 MHz的雷達(dá)系統(tǒng)時(shí)鐘。

為方便設(shè)計(jì)實(shí)現(xiàn)，具體工程設(shè)計(jì)上，將上述相對(duì)時(shí)間的統(tǒng)計(jì)分成兩部分，即以秒為量級(jí)對(duì)秒脈沖的計(jì)數(shù)累加和以μs為量級(jí)對(duì)分頻得到的內(nèi)部計(jì)數(shù)用時(shí)鐘脈沖的計(jì)數(shù)累加，兩者之和為相對(duì)時(shí)間。如圖4所示，用于雷達(dá)情報(bào)處理用的實(shí)時(shí)時(shí)間由3部分組成：解析授時(shí)數(shù)據(jù)得到的對(duì)時(shí)開始時(shí)刻的絕對(duì)時(shí)間、秒脈沖的累加計(jì)數(shù)值、μs級(jí)計(jì)數(shù)器值。三者累加即構(gòu)成了系統(tǒng)的實(shí)時(shí)時(shí)間。

如圖4所示，秒脈沖進(jìn)入FPGA后有兩個(gè)處理：一是對(duì)秒脈沖進(jìn)行計(jì)數(shù)累加處理，二是用秒脈沖的前沿對(duì)μs級(jí)時(shí)鐘計(jì)數(shù)器做清零操作。

百香果、胡蘿卜、白砂糖、奶粉，均為市售；保加利亞乳桿菌、嗜熱鏈球菌，廣東燕塘乳業(yè)有限公司提供；黃原膠、羧甲基纖維素鈉（CMC）、小蘇打，均為食品級(jí)。

在計(jì)算機(jī)模塊發(fā)出對(duì)時(shí)指令后，F(xiàn)PGA電路通過其內(nèi)部計(jì)數(shù)操作產(chǎn)生實(shí)時(shí)的相對(duì)時(shí)間，計(jì)算機(jī)模塊讀取該相對(duì)時(shí)間，并與對(duì)時(shí)開始時(shí)刻的絕對(duì)時(shí)間相加，即獲得實(shí)時(shí)的系統(tǒng)時(shí)間。詳細(xì)處理流程如圖5所示。

基于上述原理分析，地空導(dǎo)彈系統(tǒng)各單元的時(shí)間均同步于北斗/GPS時(shí)間，在采用相同的時(shí)間同步設(shè)計(jì)且受控于統(tǒng)一的對(duì)時(shí)指令控制下，地空導(dǎo)彈系統(tǒng)各單元間的時(shí)間可以保證統(tǒng)一和同步。

2.2 工程抗干擾設(shè)計(jì)

如圖3所示，時(shí)間同步電路從北斗/GPS接收機(jī)接收兩路信號(hào)，分別是串口(或網(wǎng)絡(luò))數(shù)據(jù)信號(hào)以及秒脈沖信號(hào)。鑒于雷達(dá)系統(tǒng)內(nèi)部電磁環(huán)境復(fù)雜，存在高電壓、大電流設(shè)備，會(huì)對(duì)授時(shí)數(shù)據(jù)信號(hào)和秒脈沖信號(hào)的傳輸產(chǎn)生干擾。工程設(shè)計(jì)上，分別從硬件和軟件兩方面采取措施，避免和濾除干擾，對(duì)授時(shí)數(shù)據(jù)和秒脈沖信號(hào)加以保護(hù)。

2.2.1 硬件措施

形成電磁干擾的基本要素分別是干擾源、傳播路徑和敏感器件，抗干擾設(shè)計(jì)就是要針對(duì)這3個(gè)要素分別采取防范措施，切斷或降低干擾信號(hào)對(duì)接收端敏感器件的影響[8]。鑒于干擾源無(wú)法徹底杜絕，時(shí)間同步電路的抗干擾設(shè)計(jì)重點(diǎn)是對(duì)信號(hào)傳輸過程的保護(hù)和選用抗干擾能力強(qiáng)的器件。

信號(hào)傳輸過程中的干擾引入有傳導(dǎo)和輻射兩個(gè)途徑。干擾的傳導(dǎo)引入主要是通過供電回路，采用與干擾源分開供電、二次供電等措施可有效隔離干擾的傳導(dǎo)引入。干擾的輻射引入是干擾源向空間輻射的電磁信號(hào)在傳輸導(dǎo)體及處理器件中感應(yīng)出干擾信號(hào)，對(duì)有用信號(hào)形成干擾。輻射干擾在線纜的各芯線中感應(yīng)生成的信號(hào)幅度和極性均相同，利用差分放大電路，即可去除輻射干擾信號(hào)。信號(hào)傳輸采用差分傳輸方式是抗輻射干擾的有效措施。抗輻射干擾的另一重要措施是采用有屏蔽層保護(hù)的傳輸線纜。

針對(duì)信號(hào)接收處理器件的抗干擾設(shè)計(jì)，重點(diǎn)是選用內(nèi)部帶隔離電路的器件。

設(shè)計(jì)中綜合運(yùn)用上述各種抗干擾措施，信號(hào)傳輸采用RS422電平標(biāo)準(zhǔn)，以正/負(fù)差分信號(hào)的形式傳輸，可有效抗輻射干擾，具有抗干擾能力強(qiáng)、驅(qū)動(dòng)距離遠(yuǎn)的優(yōu)點(diǎn)，結(jié)合常規(guī)的EMC設(shè)計(jì)，包括阻抗匹配、電源濾波、正確的接地處理、盡可能遠(yuǎn)離干擾源布線等，保證了硬件抗干擾措施的有效性。

2.2.2 軟件措施

鑒于干擾信號(hào)產(chǎn)生的原因錯(cuò)綜復(fù)雜，且具有很大的隨機(jī)性，單純的硬件抗干擾措施很難保證信號(hào)傳輸、接收完全不受干擾，因此設(shè)計(jì)了必要的軟件抗干擾措施。

時(shí)間同步電路接收北斗/GPS接收機(jī)的授時(shí)數(shù)據(jù)和秒脈沖信號(hào)，其中授時(shí)數(shù)據(jù)接口是串口或網(wǎng)絡(luò)，由計(jì)算機(jī)讀入并解析出年、月、日、時(shí)、分、秒信息，在數(shù)據(jù)協(xié)議層定義有數(shù)據(jù)校驗(yàn)措施和固定周期發(fā)送機(jī)制，可保證授時(shí)數(shù)據(jù)的正確接收與解析。

對(duì)于秒脈沖信號(hào)，一般脈寬1～2 ms，相對(duì)于 1 s的重復(fù)周期，其占空比是很低的，極易受到干擾。在數(shù)字電路設(shè)計(jì)中，對(duì)于脈沖信號(hào)的采樣，脈沖寬度的判寬濾波是常見的軟件抗干擾措施，即用較高的采樣時(shí)鐘連續(xù)對(duì)輸入脈沖信號(hào)進(jìn)行采樣，如果連續(xù)N個(gè)采樣值都有效，則判斷該輸入脈沖有效，否則認(rèn)定為干擾脈沖，作濾除處理。N值的設(shè)定依據(jù)工作現(xiàn)場(chǎng)的實(shí)際電磁干擾情況，原則是N次連續(xù)采樣的時(shí)間寬度應(yīng)該小于輸入脈沖信號(hào)的寬度。針對(duì)秒脈沖的軟件抗干擾保護(hù)，在FPGA固件設(shè)計(jì)中，采用了上述的判寬濾波處理，設(shè)計(jì)的采樣時(shí)鐘是10 MHz，N取值100，對(duì)脈寬在10 μs以下的輸入脈沖認(rèn)定為干擾脈沖，作濾除處理。

在判寬濾波處理的基礎(chǔ)上，針對(duì)秒脈沖極低占空比的特點(diǎn)，在FPGA固件設(shè)計(jì)中，首次提出了秒脈沖時(shí)間軸開窗保護(hù)機(jī)制，其設(shè)計(jì)思想是：以當(dāng)前秒脈沖在時(shí)間軸上位置預(yù)計(jì)下一個(gè)秒脈沖出現(xiàn)的時(shí)刻，以這個(gè)預(yù)計(jì)的時(shí)刻為中心在時(shí)間軸上開一個(gè)窗，窗外的任何輸入脈沖都將被認(rèn)定為干擾脈沖，作濾除處理，僅窗內(nèi)的第一個(gè)脈沖被認(rèn)定為有效秒脈沖輸入。

秒脈沖時(shí)間軸開窗保護(hù)的具體設(shè)計(jì)如下：對(duì)輸入的秒脈沖，先是濾除脈沖寬度在10 μs以下的干擾脈沖，然后以濾波后的第1個(gè)有效秒脈沖開始，在當(dāng)前秒脈沖的前沿開始計(jì)時(shí)，到達(dá)1 s-Δt時(shí)刻，打開時(shí)間窗，時(shí)間窗寬度2Δt，在這個(gè)時(shí)間窗內(nèi)出現(xiàn)的首個(gè)脈沖確定為有效秒脈沖，秒脈沖計(jì)數(shù)器加1，然后關(guān)閉時(shí)間窗；如果整個(gè)2Δt時(shí)間窗內(nèi)都沒有脈沖輸入，則在時(shí)間窗的后沿插入一個(gè)脈沖，作為有效秒脈沖，秒脈沖計(jì)數(shù)器加1，關(guān)閉時(shí)間窗。再以當(dāng)前有效秒脈沖的前沿開始計(jì)時(shí)，在時(shí)間軸上相應(yīng)時(shí)刻打開第2個(gè)時(shí)間窗，輸出或插入有效秒脈沖，秒脈沖計(jì)數(shù)器加1，關(guān)閉時(shí)間窗。如此循環(huán)處理，即實(shí)現(xiàn)了對(duì)輸入秒脈沖的時(shí)間軸開窗保護(hù)。需要注意的是，如果當(dāng)前時(shí)間窗內(nèi)沒有脈沖輸入，則下一個(gè)時(shí)間窗的打開時(shí)刻是在當(dāng)前插入的有效脈沖前沿滯后1 s-2Δt時(shí)刻。

圖6、圖7是秒脈沖時(shí)間軸開窗保護(hù)示意圖。圖中，Δt為系統(tǒng)允許的秒脈沖周期誤差，設(shè)計(jì)取值3 ms。

通過秒脈沖時(shí)間軸開窗保護(hù)，可有效濾除時(shí)間窗外干擾脈沖，因?yàn)榇翱陉P(guān)閉，判斷輸入脈沖是否有效、秒脈沖計(jì)數(shù)器計(jì)數(shù)等操作都被屏蔽，杜絕了此類干擾的影響。理論上還存在一種可能，即系統(tǒng)在工作過程中，因某種原因造成秒脈沖輸入中斷，按照秒脈沖時(shí)間軸開窗保護(hù)的工作原理，時(shí)間同步電路仍可正常守時(shí)，以保證導(dǎo)彈系統(tǒng)作戰(zhàn)任務(wù)的完成。

3 仿真驗(yàn)證

秒脈沖時(shí)間軸開窗保護(hù)屬新設(shè)計(jì)，為驗(yàn)證其有效性，編寫了秒脈沖模擬發(fā)生模塊PPS_SIM，用內(nèi)部的20 MHz時(shí)鐘去計(jì)數(shù)產(chǎn)生模擬秒脈沖，并在模擬的相鄰秒脈沖間隨機(jī)加入模擬干擾脈沖；編寫了相鄰脈沖間隔時(shí)間統(tǒng)計(jì)模塊T_COUNT，若相鄰脈沖間隔時(shí)間不在1 s±3 ms以內(nèi)，則錯(cuò)誤計(jì)數(shù)器ERROR加1，計(jì)算機(jī)模塊定時(shí)讀取ERROR值，寫入文件備查。用PPS_SIM模塊輸出的加有模擬干擾的秒脈沖模擬信號(hào)替代實(shí)際輸入的秒脈沖信號(hào)，用T_COUNT模塊分別檢測(cè)統(tǒng)計(jì)PPS_SIM模塊的輸出和經(jīng)過時(shí)間軸開窗保護(hù)處理后的輸出(即有效秒脈沖)，重新編譯工程文件并加載FPGA，運(yùn)行，查閱記錄文件，發(fā)現(xiàn)統(tǒng)計(jì)PPS_SIM模塊輸出的錯(cuò)誤計(jì)數(shù)值ERROR1一直在累加，統(tǒng)計(jì)經(jīng)過時(shí)間軸開窗保護(hù)處理后輸出的錯(cuò)誤計(jì)數(shù)值ERROR2一直是0，證明時(shí)間軸開窗保護(hù)是有效的。

仿真驗(yàn)證的流程圖如圖8所示。

4 應(yīng)用情況

對(duì)于時(shí)間同步的硬件電路設(shè)計(jì)，電平轉(zhuǎn)換電路采用AD公司的ADM2582E芯片實(shí)現(xiàn)RS422電平到TTL電平的轉(zhuǎn)換，該芯片內(nèi)部集成有收、發(fā)電路各1個(gè)通道，特點(diǎn)是RS422端的電源、信號(hào)、地與TTL端的電源、信號(hào)、地是隔離的，采用單電源供電，內(nèi)部集成隔離式DC-DC電源。FPGA采用Altera公司的產(chǎn)品，固件代碼用Verilog HDL語(yǔ)言編寫。計(jì)算機(jī)采用國(guó)產(chǎn)龍芯3A計(jì)算機(jī)模塊，與FPGA間通過PCI總線實(shí)現(xiàn)數(shù)據(jù)交互。

實(shí)際應(yīng)用發(fā)現(xiàn)，秒脈沖在傳輸過程中更易受周邊復(fù)雜電磁環(huán)境影響而引入干擾，單純的硬件保護(hù)不能徹底杜絕干擾。在某型地空導(dǎo)彈系統(tǒng)聯(lián)試初期，F(xiàn)PGA固件未設(shè)計(jì)對(duì)秒脈沖的時(shí)間軸開窗保護(hù)處理，曾發(fā)生過秒脈沖跳秒現(xiàn)象，某時(shí)刻本應(yīng)只增加1 s，實(shí)際秒脈沖計(jì)數(shù)器增加了2 s，造成從這一時(shí)刻開始，所有的計(jì)時(shí)都與標(biāo)準(zhǔn)時(shí)間差1 s，與導(dǎo)彈系統(tǒng)其他單元的時(shí)間也就差了1 s，破壞了導(dǎo)彈系統(tǒng)各單元時(shí)間的統(tǒng)一性，嚴(yán)重影響作戰(zhàn)任務(wù)的執(zhí)行。故障排查階段，用示波器檢測(cè)輸入的秒脈沖信號(hào)，未發(fā)現(xiàn)異常，秒脈沖信號(hào)的脈沖寬度、周期都在指標(biāo)范圍內(nèi)，判定為外部偶發(fā)干擾引起。在確認(rèn)設(shè)計(jì)的各項(xiàng)硬件抗干擾措施均有效作用的情況下，在FPGA固件中增加對(duì)秒脈沖時(shí)間軸開窗保護(hù)處理，經(jīng)過近一年時(shí)間的聯(lián)試、驗(yàn)證，秒脈沖跳秒現(xiàn)象未再發(fā)生，時(shí)間同步電路工作一直正常。

5 結(jié)束語(yǔ)

武器系統(tǒng)的各組成單元(指控車、雷達(dá)、導(dǎo)彈發(fā)射車等)使用高穩(wěn)定的晶振作為本地時(shí)鐘源，利用北斗、GPS秒脈沖來(lái)同步這個(gè)本地時(shí)鐘，實(shí)現(xiàn)了整個(gè)武器系統(tǒng)的時(shí)間統(tǒng)一和同步。文中所述同步設(shè)計(jì)有借鑒意義，可推廣應(yīng)用至對(duì)時(shí)間有同步要求的系統(tǒng)和設(shè)備。所述抗干擾措施，在工程設(shè)計(jì)中具有普遍參考價(jià)值，其中首次應(yīng)用的秒脈沖時(shí)間軸開窗保護(hù)具有很強(qiáng)的針對(duì)性，有效地解決了秒脈沖抗干擾保護(hù)，擬推廣應(yīng)用于新型號(hào)雷達(dá)的時(shí)間同步設(shè)計(jì)。