劉凱 任衛(wèi)朋 丁蕾

摘? 要：采用選擇穿透性陽(yáng)極氧化方法制作了一種陣列型三維封裝鋁基板。利用ANSYS有限元法分析了三維封裝鋁板的應(yīng)變，并從鋁的純度和掩膜兩個(gè)方面優(yōu)化設(shè)計(jì)，有效控制了鋁板穿透性氧化后的形變和裂紋。

關(guān)鍵詞：三維封裝;陽(yáng)極氧化鋁;有限元分析;應(yīng)變

中圖分類(lèi)號(hào)：TN405? ? ? ? 文獻(xiàn)標(biāo)志碼：A? ? ? ? ?文章編號(hào)：2095-2945（2019）25-0028-04

Abstract： An array type of three-dimensional packaging aluminum substrate has been fabricated by the method of selective penetrating anodization. The deformation contours of the aluminum plate are analyzed by ANSYS， and optimized process design from the purity and the mask of the aluminum. The quality of the aluminum substrate such as deformation and crack after penetrating anodization was effectively controlled.

Keywords： three-dimensional packaging; anodic aluminum oxide; finite element analysis; deformation

1 概述

數(shù)字、微波模塊的系統(tǒng)級(jí)封裝中，主流的電子封裝形式為球柵陣列封裝（BGA）和三維堆疊封裝[1-3]。本文采用選擇穿透性陽(yáng)極氧化鋁技術(shù)，在鋁板上選擇性陽(yáng)極氧化，原位形成鋁通柱和氧化鋁介質(zhì)，該技術(shù)工藝流程簡(jiǎn)潔，可用于制作含有類(lèi)似TSV結(jié)構(gòu)的三維封裝基板，實(shí)現(xiàn)基板布線層和焊球UBM的垂直導(dǎo)通，從而降低了成本，減小了封裝體積，緩解了信號(hào)擁堵[4-5]。

2 三維封裝鋁板的設(shè)計(jì)與實(shí)現(xiàn)

本文設(shè)計(jì)了圓環(huán)陣列型版圖，鋁板上制作圖形掩膜后可分成三個(gè)區(qū)域：通柱區(qū)域、介質(zhì)區(qū)域和柵格接地區(qū)域。通柱和接地區(qū)域的鋁表面掩膜保護(hù)，介質(zhì)區(qū)域的鋁表面無(wú)掩膜，與電解液接觸后發(fā)生陽(yáng)極氧化反應(yīng)?；宕┩负笱趸X介質(zhì)包圍鋁通柱，形成類(lèi)似TSV結(jié)構(gòu)，柵格地大大增強(qiáng)了基板強(qiáng)度。

圖1為穿透陽(yáng)極氧化鋁基板的光學(xué)照片，從圖中可見(jiàn)鋁通柱規(guī)則的分布在氧化鋁介質(zhì)中央，通過(guò)測(cè)量通柱和柵格地間的阻值，檢驗(yàn)鋁通柱的形成。鋁基板剖面結(jié)構(gòu)如圖2所示，從圖中可見(jiàn)，穿透性陽(yáng)極氧化后，形成了類(lèi)似TSV結(jié)構(gòu)的鋁通柱，貫穿基板上下表面，基板的厚度約350μm，基板內(nèi)的柵格地由大面積的鋁組成，柵格地一方面可以增強(qiáng)基板的結(jié)構(gòu)強(qiáng)度，另一方面也能提高散熱能力，因此，可以作為一種新型三維封裝基板。

3 應(yīng)變仿真與形變控制

鋁板穿透氧化后，在氧化鋁的膨脹應(yīng)力下，基板易形變，本文以ANSYS軟件有限元算法為基礎(chǔ)，對(duì)穿透基板的應(yīng)變進(jìn)行仿真，優(yōu)化基板的制作流程，減小形變量。

選取PLANE223單元類(lèi)型，每個(gè)單元包含8個(gè)節(jié)點(diǎn)（四面體劃分），每個(gè)節(jié)點(diǎn)有平面二維方向上的位移自由度及溫度自由度，應(yīng)力作為面載荷加載在結(jié)構(gòu)平面上，正應(yīng)力指向結(jié)構(gòu)的內(nèi)部，溫度作為載荷施加在節(jié)點(diǎn)上，材料參數(shù)設(shè)定如下表1。

ANSYS有限元仿真應(yīng)變?cè)茍D如圖3所示，從圖中可見(jiàn)，基板邊緣有一個(gè)完整的零應(yīng)變環(huán)形區(qū)域，基板內(nèi)應(yīng)變連續(xù)分布，最大點(diǎn)出現(xiàn)在圖形邊緣的介質(zhì)區(qū)域，由于零應(yīng)變環(huán)限制了基板在XY平面內(nèi)的體積膨脹，導(dǎo)致基板內(nèi)部的應(yīng)力無(wú)法從邊緣釋放。由于基板在Z方向的體積膨脹沒(méi)有束縛，因此鋁板穿透后出現(xiàn)凸出的弧形褶皺，如圖4所示。

基板邊緣取消接地鋁環(huán)，使氧化圖形分布于整片基板表面時(shí)，ANSYS有限元仿真結(jié)果如圖5所示，由于基板邊緣沒(méi)有閉合的零應(yīng)變區(qū)，應(yīng)力有釋放出口，并且基板上應(yīng)變分布更均勻，大部分區(qū)域應(yīng)變?cè)?0-7量級(jí)（含有接地鋁環(huán)時(shí)，大部分區(qū)域應(yīng)變?cè)?0-6量級(jí)，如圖5），可有效降低穿透氧化基板形變，通過(guò)實(shí)驗(yàn)驗(yàn)證，氧化圖形布滿(mǎn)基板后，形變顯著減小，基板褶皺消失，如圖6所示。

通過(guò)ANSYS仿真，半固化掩膜可進(jìn)一步降低穿透鋁基板的應(yīng)變，如圖7所示，從圖中可見(jiàn)，基板上最大應(yīng)變值進(jìn)一步降至10-7量級(jí)，基板整體應(yīng)變?cè)?0-8～10-7量級(jí)間（小于固化掩膜的穿透基板）。通過(guò)實(shí)驗(yàn)，使用半固化掩膜，隨著氧化的進(jìn)行掩膜逐漸溶解，氧化鋁膨脹的應(yīng)力可向空間任意方向釋放，緩解了介質(zhì)區(qū)內(nèi)部的應(yīng)力積累，基板形變顯著減小，如圖8所示。綜上分析可得，消除零應(yīng)變環(huán)和固化掩膜都能有效減小基板形變。

根據(jù)鋁-陽(yáng)極氧化鋁穿透基板的應(yīng)變仿真結(jié)果，基板內(nèi)氧化鋁應(yīng)變最大。膨脹應(yīng)力下氧化鋁產(chǎn)生裂紋，進(jìn)而可能殘存未氧化鋁絲，影響基板可靠性，如圖9所示。分析認(rèn)為：穿透性氧化過(guò)程中，介質(zhì)區(qū)的體積變化受到鋁通柱和鋁柵格地的阻擋，當(dāng)應(yīng)力積累到一定階段時(shí)，氧化鋁內(nèi)部首先擠壓出裂紋，最終壓力得到釋放，如圖10所示。

經(jīng)過(guò)大量實(shí)驗(yàn)，當(dāng)鋁板中含有少量不發(fā)生陽(yáng)極氧化的Fe、Si成分時(shí)，可避免產(chǎn)生陽(yáng)極氧化裂紋，如圖11所示。經(jīng)過(guò)分析，F(xiàn)e、Si等雜質(zhì)隨著氧化的進(jìn)行，脫落到電解液中，從而在鋁板原位上留下“空位”，氧化鋁膨脹后占據(jù)“空位”，從而避免了應(yīng)力積累，因此氧化內(nèi)部沒(méi)有裂紋，如剖面圖12所示。

4 結(jié)論

本文通過(guò)選擇穿透性陽(yáng)極氧化方法，制作了一種陣列型三維封裝鋁基板，通過(guò)ANSYS應(yīng)變仿真和穿透陽(yáng)極氧化實(shí)驗(yàn)，解決了陽(yáng)極氧化應(yīng)力積累的問(wèn)題，有效控制了基板形變和介質(zhì)內(nèi)裂紋，制備了一種含有類(lèi)似TSV結(jié)構(gòu)，表面平整、介質(zhì)內(nèi)部完整的三維封裝鋁基板。

參考文獻(xiàn)：

[1]SAKUMA K..3D Chip-stacking technology with through-silicon vias and low-volume lead-free interconnections[J]. IBM J Res Dev， 2008，52（6）：614-622.

[2]NILSSON P. Novel through-silicon via technique for 2D/ 3D SiP and interposer in low-resistance applications[C]// 2009 Ele-ctronic Components and Technology Conference. San Diego， USA： IEEE，2009：1801-1796.

[3]陳驍. 穿硅通孔（TSV）互連及其在三維集成中的應(yīng)用研究[D].上海：中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所，2013.

[4]CARBALLO J A， CHAN W J， GARGINI P A， et al. ITRS 2.0： toward are-framing of the semiconductor technology roadmap [C]// International Conference on Computer Design. NY， USA： IEEE， 2014：132-139.

[5]XIE H Q， LI J， SONG J， et al. A 3D package design with cavity substrate and stacked die [C]// Proceedings of 14th International Conference on Electronic Packaging Technology. NY， USA： IEEE， 2013：64-67.