張相飛 周芝梅 王永剛 萬勇

摘要：本文介紹了DMOS器件的基本知識，包括DMOS的基本工藝及類型，介紹了實際工藝中的DMOS結(jié)構(gòu)及參數(shù)。

關(guān)鍵詞：DMOS；LDMOS；VDMOS

Abstract：This paper introduced the basic knowledge of DMOS device and include basic process and process type.This paper also introduced DMOS architecture and parameter in actual process.

Key words：DMOS；LDMOS；VDMOS

1 DMOS的分類及特性

DMOS主要有兩種類型，橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)管LDMOSFET（lateral doubledif fused MOSFET）和垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)管VDMOSFET（vertical doublediffused MOSFET）。

1971年Y.Tarui等人提出了橫向雙擴(kuò)散MOS的結(jié)構(gòu)。1976年M.J.Declerq和J.D.Plummer采用這種方案，做出了第一個DMOS。

圖1是DMOS的電流電壓特性，假設(shè)源電位為零，不同VGS下典型DMOSFET的電流電壓特性（VDS代表漏源電壓，IDS代表漏源電流），共分為六個區(qū)域：

1）截止區(qū)，在這個區(qū)VGS≤Vth，VDS從零開始變大，電流IDS始終接近于零，直到達(dá)到擊穿電壓BVdss為止；

2）線性區(qū)，又稱非飽和區(qū)或歐姆區(qū)，VGS≥Vth且 Vxs

3）飽和區(qū)，VGS>Vth且Vxs > VGSVth，溝道已夾斷或溝道中電子已完全達(dá)到速度飽和，VDS增大，IDS變化很小，漏電流飽和；

4）擊穿區(qū)，VDS≥BVdss，外延層與漂移區(qū)形成的PN結(jié)發(fā)生雪崩擊穿，電流急劇增大；

5）源漏正向偏置區(qū)，這時源電位高于漏電位，與源相通P阱和漏區(qū)形成PN結(jié)正偏，電流隨電壓增加按指數(shù)規(guī)律急劇增加，表現(xiàn)為正偏二極管的IV特性；

6）準(zhǔn)飽和區(qū)，VGS很大時，IDS本身很大，但隨VGS的增大沒有很明顯的增加，即跨導(dǎo)很小。

2 工業(yè)BCD工藝中DMOS的類型、應(yīng)用及特性

DMOS最常見的應(yīng)用就是做下拉或者上拉驅(qū)動，如圖2中所示，NDMOS常用來做下拉驅(qū)動，PDMOS常用來做上拉驅(qū)動。

2.1 NDMOS的類型、應(yīng)用及特性

圖3是BCD工藝中可作為下拉驅(qū)動器件的NLDMOS的剖面圖，從圖中可以看到NLDMOS是直接做在psub上，所以B‖S的電壓和psub相同，而psub是需要接在電路中的最低電位上，一般電路中的最低電位是GND，所以此結(jié)構(gòu)的LNDMOS的B‖S極一般是接在GND上。

隨著工藝的發(fā)展和進(jìn)步，在需要大功率驅(qū)動的電路中，NVDMOS的應(yīng)用越來越廣泛，因為在相同面積的條件下，NVDMOS可以比NLDMOS提供更大的電流和更小的Ron，可以進(jìn)一步降低芯片成本。

目前在BCD工藝中集成NVDMOS已經(jīng)很成熟，圖5是BCD工藝中NVDMOS的剖面圖，從圖中我們可以看到Gate四圍都可以形成NVDMOS的溝道，所以NVDMOS的面積更小，效率更高，并且垂直結(jié)構(gòu)也減小了DMOS中很多的寄生電阻和電容。

2.2 PDMOS的類型，應(yīng)用及特性

圖7是BCD工藝中可作為上拉驅(qū)動器件的PLDMOS的剖面圖，從圖中可以看到PLDMOS是做在NTUB和pEPI上，通過Buried layer與Psub隔離，所以PLDMOS還可以稱作floating PLDMOS，這里的floating是指PLDMOS相對于psub而言。

3 DMOS的應(yīng)用

在運用DMOS的IC設(shè)計中，DMOS器件實際上是由成百上千的單一結(jié)構(gòu)的DMOS 單元所組成的。這些單元的數(shù)目是根據(jù)一個芯片所需要的驅(qū)動能力所決定的，DMOS的性能直接決定了芯片的驅(qū)動能力和芯片面積。對于一個由多個基本單元結(jié)構(gòu)組成的DMOS器件，其中一個最主要的考察參數(shù)是導(dǎo)通電阻，用Ron表示。導(dǎo)通電阻是指在器件工作時，從漏到源的電阻。對于DMOS器件應(yīng)盡可能減小導(dǎo)通電阻，這是BCD工藝流程所追求的目標(biāo)。當(dāng)導(dǎo)通電阻很小時，器件就會提供一個很好的開關(guān)特性，因為漏源之間小的導(dǎo)通電阻，會有較大的輸出電流，從而可以具有更強(qiáng)的驅(qū)動能力。

參考文獻(xiàn)：

[1]喬明，方健，肖志強(qiáng)，張波，李肇基.“ 1200V MR D2RESURF LDMOS 與BCD兼容工藝研究”.半導(dǎo)體學(xué)報，2006，27（8）：1447.

[2]P.Gassot，B.Desoete，R.Gillon，D.Bolognesi，and M.Tack，“Optimization of metal connections in Lateral DMOS transistors for driving applications”，2003.

[3]AMI Semiconductor，“I2T100 DESIGN AND LAYOUT MANUAL”，2007.

[4]AMI Semiconductor，“I2T100 Technology Training”，2006.

[5]Alpha & Omega Semiconductor Inc.Shekar Mallikarjunaswamy，“LDMOS Technology and Applications”，2013.

[6]Moscatelli A，Merlini A，Croce G，et al.LDMOS implementation in a 0135μm BCD technology（BCD6）.Proc of ISPSD，2000：323.