沈 博，潘忠文，林 宏，李文釗

（北京宇航系統(tǒng)工程研究所，北京，100076）

0 引 言

電子設備一般含有眾多精密的電子部件，為滿足特種需求，需要安裝在特殊平臺上使用。當電子設備在經受平臺輸入的振動等力學環(huán)境作用時，其印制電路板（Printed Circuit Board，PCB）基板發(fā)生較大的動態(tài)彎曲變形，這是導致電子設備失效的重要原因。如果在設計中能預估PCB 基板在振動作用下的應力，并對元器件的布局進行優(yōu)化，降低元器件管腳部位的應力值，便能改善PCB 板的力學環(huán)境，提高產品的可靠性。

傳統(tǒng)的通過振動試驗進行動力學分析的手段不僅耗費成本及時間，同時也難以把握電子系統(tǒng)內部元器件結構特性變化，而有限元仿真可以有效彌補上述缺陷。因此在優(yōu)化時，往往通過有限元仿真進行驗證。朱繼元[1]等通過對固有頻率計算式的分析，得到應當盡量把大而重的元器件在靠近約束的地方的結論。馬靜[2]通過計算元器件5 種典型布局下的結果，分析得到了合適的布局方案。黃展達[3]提出了3 種基于剛度擴散法的新方法用于解決不同類別的結構布局優(yōu)化問題，但只研究了矩形組件的情況。

由于板上元器件數量較大、可調位置較多，一般情況下無法對所有情況進行遍歷尋優(yōu)。往往先通過計算多個典型位置下的模型結果，進行比較分析，從而提出對其布局優(yōu)化的意見。但由于受到典型位置選取不全的限制，優(yōu)化結果往往不是最優(yōu)的。近年來，智能優(yōu)化算法得到重視，它能克服傳統(tǒng)優(yōu)化算法的局限性并實現(xiàn)全局尋優(yōu)[4～6]。李曄[7]等用微元體熱平衡法建立了電子系統(tǒng)熱分析求解溫度場的數學模型，采用蟻群算法根據數學模型進行優(yōu)化，最后通過仿真進行驗證。劉孝保[8]等對ANSYS 進行二次開發(fā)，采用遺傳算法改變板上元器件的布局，對整體的模態(tài)頻率進行了優(yōu)化。

在對電路板上元器件的位置進行優(yōu)化時，智能優(yōu)化算法中的遺傳算法、蟻群算法等都可以使用。但本文優(yōu)化過程的控制變量，即優(yōu)化的元器件只有一個，無法凸顯遺傳算法及蟻群算法多維的特點。相比之下，針對此類問題，模擬退火算法（Simulated Annealing，SA）更易編程實現(xiàn)，且不影響計算效率。因此本文采用模擬退火算法，在有限元仿真計算的基礎上對元器件的布局進行優(yōu)化。在優(yōu)化模型的求解中，提出改進的模擬退火算法，并采用參數化建模的思想，實現(xiàn)了MATLAB 與NASTRAN 的交互尋優(yōu)，達到優(yōu)化元器件布局、改善力學環(huán)境的目的。

1 電路板有限元仿真

本文以某電子設備中的電路板為研究對象，采用有限元軟件PATRAN 建模。構建模型時，PCB 板以面單元的方式構建，采用四節(jié)點板殼單元（Quad4）進行建模，板上元器件采用對面單元拉伸成體單元（Hex8）的方式進行建模。有限元模型見圖1。

圖1 電路板有限元模型 Fig.1 Finite Element Model

6 號元器件周圍布局空曠，可調位置最多，通過優(yōu)化其布局改善該元器件所處的力學環(huán)境的效果最為明顯，因此本文重點關注6 號元器件。對于電路板上的其他元器件，同樣可以采用本文的方法進行優(yōu)化，在此不做贅述。

電路板通過螺栓安裝在平臺上，螺栓連接方式限制了X，Y，Z3 個方向的移動，因此約束為限制模型邊界上的全部自由度。根據實際工作情況，電路板受到的載荷來自平臺的振動，在模型中螺栓所在位置的節(jié)點處施加Z 方向加速度正弦激勵，加速度幅值為1g，頻率區(qū)間為20～2000 Hz，初步設置模態(tài)阻尼比為0.01。計算過程中板與元器件均采用線彈性本構方程模型，各部分所使用的材料參數如表1 所示。

表1 材料參數 Tab.1 Material Parameters

2 模擬退火算法及改進

2.1 模擬退火算法

模擬退火算法最早由Metropolis 在1953 年提出，并在1983 年得到發(fā)展，Kirkpareick 成功地將其應用于復雜組合最優(yōu)化問題的求解。至今，模擬退火算法已在工程中得到了廣泛的應用，其收斂性理論研究也較為完善。模擬退火算法是通過模仿熱力學中的退火過程，以一定的概率選擇鄰域中的解，以達到全局尋優(yōu)的目的。整個過程分為加溫過程、等溫過程以及降溫過程。加溫過程設定初始溫度，作為迭代尋優(yōu)的起始點；等溫過程計算在當前溫度下搜索的結果、并判斷是否進行更新，判斷時采用Metropolis 準則，即滿足下列兩式之一便更新當前狀態(tài)的目標函數值：

式中if 為前狀態(tài)下的目標函數值；jf 為新狀態(tài)下的目標函數值；kT 為當前狀態(tài)溫度；ξ 為0～1 之間的隨機數。

式（2）的目的是在迭代過程中可以跳出局部最優(yōu)解的情況。降溫過程將當前溫度kT 從初始溫度0T 以一定比例下降到終止溫度fT 。降溫函數為

式中r 為降溫比例，一般為0.9～1，r 越大，溫度下降得越慢。通過加溫過程、等溫過程和降溫過程，模擬退火算法最終可以得到目標函數低的優(yōu)解。

考慮到模擬退火算法的上述特點及優(yōu)越性，本文基于模擬退火算法對PCB 板上的元器件布局進行了優(yōu)化，所用模擬退火算法優(yōu)化參數如表2 所示。

表2 模擬退火算法的優(yōu)化參數 Tab.2 Optimization Parameters of Simulated Annealing Algorithm

2.2 適應性改進

為使模擬退火算法更適用于元器件的布局優(yōu)化，在編程時對其進行了適應性的改進，主要有以下幾個方面：

a）考慮到程序調用NASTRAN 進行計算時間較長，將每次的計算結果進行存儲，避免對同一狀態(tài)重復計算，可縮短迭代時間；

b）由于每個當前狀態(tài)的鄰域有限，優(yōu)化過程中記錄已搜索的鄰域，避免向同一鄰域進行重復搜索，可提高收斂速度。

3 元器件布局優(yōu)化設計

元器件管腳處的加速度及應力值是衡量PCB 板力學環(huán)境的一個重要指標。在材料性能符合要求的情況下，加速度及應力值的降低意味著元器件壽命的增長，這對電路板甚至整個電子設備的可靠性都尤為重要。

降低元器件管腳處加速度及應力值的最有效方法為調整元器件的布局。布局優(yōu)化是對電路板模型的設計與重做。為實現(xiàn)建模的自動化，采用參數化建模的思想，通過對其模型文件內的節(jié)點、單元等相關數據進行更改，實現(xiàn)模型的更新。并在此基礎上，與有限元計算軟件NASTRAN 進行交互，得到新模型的計算結果，從而判斷在新布局下目標函數值是否有所降低。

3.1 目標函數

本文選擇管腳處的加速度平均值作為優(yōu)化的目標函數。有限元計算輸出文件中包含X、Y、Z 3 個方向加速度的實部和虛部值。先求出3 個方向加速度各自的模長，再計算總的加速度大小。公式如下：

式中a11，a12，a21，a22，a31，a32分別為X、Y、Z 3 個方向加速度的實部和虛部值。

3.2 約束條件

具體約束條件為：

a）與其他元器件距離不小于8 mm，便于元器件的安裝；

b）與電路板邊界距離不小于3 mm，不妨礙電路板與平臺的連接。

3.3 MATLAB 與NASTRAN 交互方法

本文利用NASTRAN 與MATLAB 進行聯(lián)合編程，既能利用程序實現(xiàn)算法強大的搜索能力，又能實現(xiàn)當前狀態(tài)的有限元計算，軟件交互過程如圖2 所示。

圖2 交互過程 Fig.2 Interaction Process

優(yōu)化模型的建立和計算結果的讀取都利用MATLAB 編程實現(xiàn)，同時利用NASTRAN 進行有限元計算，輸出計算結果。由MATLAB 編程控制NASTRAN計算的輸入參數，并讀取計算結果，然后產生并輸出下一次迭代的元器件位置參數。通過上述循環(huán)迭代過程，最終實現(xiàn)優(yōu)化問題的求解。

現(xiàn)階段PATRAN 和NASTRAN 的計算過程為：首先使用PATRAN 進行建模，選擇分析類型并設置參數，輸出為記錄了模型節(jié)點和單元信息的bdf 文件；然后使用NASTRAN 對bdf 文件進行計算，得到記錄計算結果（位移、加速度或應力）的f06 文件；再通過PATRAN 導入結果文件，可將結果可視化并畫出曲線。

為使優(yōu)化過程自動化，避免對建模信息的手動更改，本章使用MATLAB 對原有bdf 文件中模型的節(jié)點和單元信息進行更改，通過改變模型的參數實現(xiàn)了模型的重建，改變了元器件的位置，而保證其他元素不發(fā)生改變；再在MATLAB 平臺上調用NASTRAN 對更改后的bdf 文件進行計算，得到元器件處于新位置時的結果文件f06；最后通過MATLAB 讀取f06 文件中的結果信息，畫出曲線。這樣就在MATLAB 上實現(xiàn)了模型重建、有限元計算、結果讀取整個過程，為智能優(yōu)化算法的使用提供了基礎。

3.4 優(yōu)化結果

在當前網格密度情況下，6 號元器件滿足約束條件的可調位置有840 種。若遍歷搜索，對所有位置的結果都進行分析計算，按每個位置計算時間約為7 min計算，則所需時間約為98 h，即需要連續(xù)計算4 天以上。通過遍歷搜索，得到最優(yōu)解為13.08 m/s2。

采用模擬退火算法對6 號元器件位置進行優(yōu)化，目標函數的某一次優(yōu)化過程如圖3 所示。由圖3 可以看出，開始迭代時加速度值得到大幅下降，隨著迭代次數的增加，元器件逐漸向著加速度最小化的方向移動，最終收斂于13.08 m/s2。

圖3 應力值優(yōu)化的收斂結果 Fig.3 Convergence Result of Stress Value Optimization

為驗證程序的穩(wěn)定性，重復運行5 次，記錄下每次的運行時間及結果，如表3 所示。

表3 優(yōu)化結果 Tab.3 Optimization Results

程序平均運行時間為394.4 min，約6.5 h。運行時間的長短與初始解有關，即與隨機選擇的元器件初始位置有關，而且在優(yōu)化過程中搜索的方向具有隨機性。

可見，采用改進后的模擬退火算法進行搜索尋優(yōu)，所需時間平均為394.4 min，與遍歷搜索相比，時間縮短為原來的1/15，5次搜索的結果中有2次全局最優(yōu)解，且其余3 次結果的效果并不差。

優(yōu)化前后的元器件有限元模型如圖4 所示。優(yōu)化后的位置與其他元器件距離均大于8 mm，與電路板邊界大于3 mm，符合約束要求。優(yōu)化后位置與優(yōu)化前Y軸坐標相同，僅X 軸坐標發(fā)生變化，即向X 軸正方向平移11 mm。

圖4 優(yōu)化前后的電路板模型 Fig.4 Board Model Before and After Optimized

優(yōu)化后元器件管腳處加速度平均值的頻響曲線如圖5 所示。與優(yōu)化前相比，優(yōu)化后加速度平均值的頻響曲線峰值得到降低。元器件位于優(yōu)化前的位置時，管腳處加速度平均值最大為24.0 m/s2；位于優(yōu)化后的位置時，加速度平均值最大僅為13.1 m/s2，降低比例為45.4%。且頻響曲線達到各個峰值時的頻率基本不變，說明優(yōu)化后元器件位置的改變對其模態(tài)頻率影響較小。

圖5 優(yōu)化前后加速度平均值頻響曲線（Z 向） Fig.5 The Mean Acceleration Response Curve Before and After Optimization (Z direction)

計算了優(yōu)化前后元器件兩個位置下管腳處的應力平均值，如圖6 所示。與優(yōu)化前相比，優(yōu)化后應力平均值的頻響曲線峰值得到降低。元器件位于優(yōu)化前的位置時，管腳處應力平均值最大為0.442 MPa；位于優(yōu)化后的位置時，應力平均值最大僅為0.155 MPa，降低比例為64.9%。頻響曲線達到各個峰值時的頻率同樣基本不變?？梢?，根據管腳加速度值進行優(yōu)化得到的元器件位置，其管腳應力值也得到了大幅降低。

圖6 優(yōu)化前后應力平均值頻響曲線（Z 向） Fig.6 The Mean Stress Response Curve Before and After Optimization (Z direction)

4 結 論

本文在有限元建模分析的基礎上，利用參數化建模的思想實現(xiàn)了MATLAB 與NASTRAN 的交互，并通過編程實現(xiàn)了改進后的模擬退火算法在元器件布局上的應用，降低了元器件管腳處的加速度及應力值，改善了電路板的力學環(huán)境，延長了電子設備的使用壽命，提高了整體的可靠性。優(yōu)化結果表明，采用的元器件布局優(yōu)化方法是合理可行的，具有實用價值和推廣意義。