王 彬, 方 芳， 王 偉， 任福繼

(1.合肥工業(yè)大學(xué) 計(jì)算機(jī)與信息學(xué)院,安徽 合肥 230601; 2.情感計(jì)算與先進(jìn)智能機(jī)器安徽省重點(diǎn)實(shí)驗(yàn)室,安徽 合肥 230601)

憶阻器是一種新型的無源元件,它具有納米級(jí)尺寸、非線性以及記憶功能等特點(diǎn),在模型分析、電路設(shè)計(jì)、神經(jīng)突觸等方面具有廣闊的應(yīng)用前景。傳統(tǒng)的電路基本元件包括電阻、電感和電容,憶阻器則成為繼電阻、電容和電感之后的第4種基本電路元件[1]。憶阻器的理論最初由蔡少棠在1971年提出[2],之后很長(zhǎng)一段時(shí)間仍然停留在理論研究階段,直到2008年惠普實(shí)驗(yàn)室制造出第一個(gè)物理憶阻器[3]。隨著進(jìn)一步研究發(fā)現(xiàn),憶阻器是一種納米級(jí)器件,具有獨(dú)特的I-V磁滯曲線和開關(guān)機(jī)制,并有能力記住其斷電前的狀態(tài),它具有低功率、非易失性和開關(guān)特性,與CMOS電路有良好的兼容性,因此CMOS電路設(shè)計(jì)中憶阻器應(yīng)用研究占比不斷攀升。盡管憶阻器潛在的應(yīng)用領(lǐng)域廣闊,但是由于制造納米級(jí)器件的成本和技術(shù)阻力,憶阻器尚未在當(dāng)今市場(chǎng)上使用。

本文提出在數(shù)字電路中使用憶阻器并且通過控制施加電壓的時(shí)間制備可調(diào)電阻器的設(shè)計(jì)方案。方案模型在Simulink平臺(tái)上得到驗(yàn)證,且在平臺(tái)上的實(shí)驗(yàn)結(jié)果表明,相比于傳統(tǒng)數(shù)控可編程電阻器,基于憶阻器的可調(diào)電阻器在阻值連續(xù)性、阻值精度等多方面均有明顯改善。

1 相關(guān)研究

惠普實(shí)驗(yàn)室在2008年找到了一種基于金屬氧化物的兩端可逆電阻開關(guān)材料,發(fā)現(xiàn)該結(jié)構(gòu)和1971年蔡少棠提出的憶阻器具有類似的伏安特性曲線,存在明顯的滯回特性。同年5月,惠普實(shí)驗(yàn)室在《自然》雜志上發(fā)表了文章《The Missing Memristor Found》[4],并在憶阻器及憶阻系統(tǒng)研討會(huì)上,展示了世界首個(gè)3D憶阻器混合芯片。

鑒于憶阻器天然的記憶功能,眾多科研工作者首先想到的是用于非易失性隨機(jī)存儲(chǔ)器,這也是惠普實(shí)驗(yàn)室發(fā)現(xiàn)憶阻器材料的初衷;基于憶阻器的存儲(chǔ)器設(shè)計(jì)技術(shù),被稱為電阻RAM(RRAM),RRAM利用憶阻器件的電阻效應(yīng)永久性地存儲(chǔ)數(shù)據(jù)。研究表明,憶阻器作為非易失性存儲(chǔ)器工作[5-6]有高密度、高速度特點(diǎn),與標(biāo)準(zhǔn)存儲(chǔ)器技術(shù)相比,它具有非易失性、良好的可擴(kuò)展性、有效的無泄漏電流等優(yōu)點(diǎn)。人腦中數(shù)以億計(jì)的神經(jīng)元通過神經(jīng)突觸和其他神經(jīng)元連接,傳統(tǒng)電子元器件很難模擬神經(jīng)功能單元。憶阻器的行為機(jī)制與大腦里的神經(jīng)突觸非常相似[7],文獻(xiàn)[8]利用憶阻器成功構(gòu)造出簡(jiǎn)單神經(jīng)網(wǎng)絡(luò),一定程度上減輕了使用傳統(tǒng)硬件設(shè)計(jì)人腦神經(jīng)網(wǎng)絡(luò)的復(fù)雜度。在Nueromorphic系統(tǒng)中,集成了憶阻器的微單元被用來模擬突觸,使得每個(gè)設(shè)備都可以和整個(gè)系統(tǒng)中的其他設(shè)備交互[9-10]。此外憶阻器在信號(hào)處理、圖像處理、模式識(shí)別和算術(shù)運(yùn)算等方面具有巨大的應(yīng)用潛力。文獻(xiàn)[11-12]提出了基于憶阻器的新型濾波器設(shè)計(jì)；文獻(xiàn)[13]討論了憶阻器在圖像處理上的應(yīng)用。

由于憶阻器尚未商品化,仍處于實(shí)驗(yàn)室階段,目前市場(chǎng)上買不到憶阻器實(shí)物,只能通過計(jì)算機(jī)仿真或搭建實(shí)際電路來模擬憶阻器。憶阻器常見模型包括憶阻器實(shí)驗(yàn)室有源模型、憶阻器仿真器、憶阻器Spice模型[14]、憶阻器模擬電路實(shí)現(xiàn)等。

2 憶阻器的工作原理

惠普二氧化鈦憶阻器模型是一種典型的金屬-氧化物-金屬混合結(jié)構(gòu),它由2塊金屬鉑(Pt)夾著一片二氧化鈦(TiO2)薄膜(約5 nm厚)構(gòu)成,二氧化鈦薄膜分為摻雜區(qū)域和非摻雜區(qū)域,結(jié)構(gòu)如圖1所示。

圖1 惠普憶阻器等效模型

假設(shè)摻雜區(qū)域的寬度為w,二氧化鈦薄膜的寬度為D(約10 nm)。當(dāng)w=D時(shí),憶阻器阻值最小,規(guī)定其對(duì)應(yīng)阻值為Ron;當(dāng)w=0時(shí),二氧化鈦薄膜無摻雜,即憶阻器處于高阻狀態(tài),規(guī)定其對(duì)應(yīng)阻值為Roff。整個(gè)憶阻器模型可以看成2個(gè)可變電阻串聯(lián),整體阻值與分界面的位置w(t)/D相關(guān),憶阻器整體電阻可以表示為:

(1)

盡管(1)式對(duì)任意值的Ron、Roff都有效,但實(shí)際上摻雜二氧化鈦薄膜的電阻明顯小于非摻雜薄膜,因此有:

ΔR=(Roff-Ron)≈Roff

(2)

對(duì)一個(gè)有單一憶阻器和單一電壓源的理想電路,根據(jù)基爾霍夫定律有:

(3)

邊界條件q(0)=0,解得:

(4)

(5)

其中,i(t)為t時(shí)刻流過憶阻器的電流;q(t)為t時(shí)間內(nèi)流經(jīng)憶阻器的總電荷量;Q0=D2/(uDRon),uD為常數(shù)[15];η為常數(shù)[15]。

由等效模型可知,當(dāng)摻雜區(qū)的長(zhǎng)度w(t)=0時(shí),M(q)=Ron,此時(shí)阻值很低,為低阻態(tài);摻雜區(qū)的長(zhǎng)度w(t)=D時(shí),M(q)=Roff,此時(shí)阻值很高,為高阻態(tài)。

3 模型設(shè)計(jì)

3.1 傳統(tǒng)程控電阻器

生活中常見的可調(diào)電阻主要有變阻器、電阻箱、程控電阻3類。變阻器多用于精度要求不高的場(chǎng)合,最大的詬病是不能方便地確定其具體阻值。電阻箱通過多組高精度電阻的串并聯(lián)得到不同的阻值,使用時(shí)需要設(shè)置擋位,操作繁瑣,且阻值連續(xù)性依賴于內(nèi)置電阻數(shù)量,阻值精度又依賴于內(nèi)質(zhì)電阻規(guī)格?？删幊屉娮杈W(wǎng)絡(luò)是程控電阻的常用方案,具有數(shù)字化、可編程、電阻可任意組合等特點(diǎn),廣泛應(yīng)用于產(chǎn)品老化檢測(cè)試驗(yàn)和汽車儀表的檢驗(yàn)過程等。

可編程電阻網(wǎng)絡(luò)是程控電阻的關(guān)鍵,組成電阻網(wǎng)絡(luò)的方法很多,可采用8421BCD碼方式,也可以采用二進(jìn)制權(quán)值網(wǎng)絡(luò),連接方式上可以采用串聯(lián)方式或并聯(lián)方式。典型的電阻網(wǎng)絡(luò)如圖2所示。

可編程電阻網(wǎng)絡(luò)的主控制器一般采用單片機(jī)[16]或FPGA[17]控制,本質(zhì)上都是控制J1～JN開關(guān)的閉合與否。用FPGA來控制電阻網(wǎng)絡(luò)即用軟件的方式設(shè)計(jì)硬件,設(shè)計(jì)過程中可以方便地進(jìn)行各種仿真驗(yàn)證。通過外部電路或仿真文件輸入1個(gè)預(yù)置值,若輸入的數(shù)值為370 Ω,輸出的阻值大小則可以表示為R=200+100+50+20,即需將這些電阻接入,相應(yīng)的繼電器J6、J7、J8、J9斷開,其余繼電器閉合,對(duì)應(yīng)的二進(jìn)制編碼為0000011110。通過程序控制電阻的接入,維護(hù)起來更加方便,但是阻值精度受限于電阻網(wǎng)絡(luò)節(jié)點(diǎn)的數(shù)量。

圖2 串聯(lián)電阻網(wǎng)絡(luò)

3.2 構(gòu)建憶阻器Simulink模型

憶阻器仿真模型包括憶阻器實(shí)驗(yàn)室有源模型、憶阻器仿真器、憶阻器Spice模型和憶阻器模擬電路等。本文構(gòu)建憶阻器Simulink模型,主要是出于簡(jiǎn)化模型的考慮(本文涉及的憶阻器模型并不需要考慮流經(jīng)模型的電荷量)。

Simulink是Matlab下的一個(gè)組件,用來對(duì)動(dòng)態(tài)系統(tǒng)進(jìn)行建模、仿真、分析,除了集成數(shù)學(xué)、力學(xué)、電學(xué)、信號(hào)處理等多學(xué)科模塊外,還允許用戶自行定制模塊[18]。根據(jù)第2節(jié)對(duì)惠普憶阻器的理論基礎(chǔ)和數(shù)學(xué)模型的分析,構(gòu)建憶阻器的Simulink模型,如圖3所示。

圖3 憶阻器Simulink仿真模型

構(gòu)建的憶阻器Simulink仿真模型需要檢驗(yàn)是否具有憶阻器特性(即獨(dú)特的I-V磁滯曲線),只有仿真模型完全符合憶阻器特性才能夠在設(shè)計(jì)可變電阻器模型中使用。憶阻器模型的設(shè)置參數(shù)見表1所列。

表1 模型參數(shù)

憶阻器模型在振幅1.0 V、頻率1 Hz信號(hào)源下的I-V曲線如圖4所示。

圖4 憶阻器模型I-V曲線

從圖4可以看出,模型表現(xiàn)出獨(dú)特的滯后環(huán),表明電壓源反置后模型阻值已呈現(xiàn)出相反變化,符合憶阻器記性特性。因此本文建立的憶阻器模型可以用于進(jìn)一步的憶阻器行為研究和電路應(yīng)用分析。

3.3 可變電阻器建模

憶阻器的基本特性包括有能力記住其斷電前的狀態(tài),因此憶阻器可以用于設(shè)計(jì)精密電阻器。

本文構(gòu)建的憶阻器Simulink設(shè)計(jì)可調(diào)電阻器模型存在如下2個(gè)問題：

(1) 施加正向電壓還是反向電壓，即根據(jù)目標(biāo)阻值控制施加電壓源的極性。正向電壓導(dǎo)致二氧化鈦薄膜摻雜區(qū)面積減小,電阻偏向Roff;反向電壓增大二氧化鈦薄膜摻雜區(qū)面積,電阻向Ron方向移動(dòng)。

(2) 判斷憶阻器模型是否到達(dá)預(yù)置電阻值(可調(diào)電阻器期望電阻值)并且及時(shí)切斷電壓源。

本文提出的解決方法如下:

(1) 從電路角度來說,在納米級(jí)憶阻器物理器件中可以通過高頻正弦信號(hào)讀取憶阻器電阻值,這也是非易失性存儲(chǔ)器(SPICE模型)的常用方法,然后根據(jù)憶阻器阻值和目標(biāo)憶阻阻值的差別控制選擇器切換施加電壓源的電源極性。從Simulink模型角度來說,憶阻器模型具有記憶性,比較預(yù)置阻值與憶阻器模型當(dāng)前的電阻值(即施加信號(hào)V(t)、i(t)的除法器結(jié)果),根據(jù)比較結(jié)果控制轉(zhuǎn)換器切換到正向信號(hào)擋位或反向信號(hào)擋位,從而實(shí)現(xiàn)施加信號(hào)極性的控制。

(2) 從電路角度來說,在納米級(jí)憶阻器物理器件中,需要反復(fù)使用高配正弦信號(hào)讀取憶阻器電阻值,直到等于或一定條件下接近預(yù)置電阻值,再由控制器切斷外部電源。從Simulink模型角度來說,判斷憶阻器模型是否到達(dá)目標(biāo)憶阻電阻值,首先通過除法器模塊由施加的電源電壓(信號(hào)強(qiáng)度)和流過憶阻器模型的電流(即模型輸出端口對(duì)應(yīng)的i(t))得到憶阻模型對(duì)應(yīng)的阻值,然后使用比較器模塊比較計(jì)算后的模型阻值與目標(biāo)憶阻阻值,最后通過反饋電路控制信號(hào)源的連接狀態(tài)。

基于憶阻器的可變電阻器等效電路原理圖如圖5所示，Simulink模型設(shè)計(jì)圖如圖6所示。

基于憶阻器的可調(diào)電阻器模型由Memristor模塊(3.2節(jié)構(gòu)建的憶阻器Simulink模型)和外圍模塊(比較器、切換器、控制器和反饋模塊等)組成。切換器負(fù)責(zé)內(nèi)置閾值(憶阻器模型初始電阻)與接收到的預(yù)置電阻值的比較以及信號(hào)源的切換(+1.0 V電壓源或-1.0 V電壓源),對(duì)應(yīng)等效電路原理圖的signal電路模塊。除法器模塊計(jì)算模型實(shí)時(shí)阻值,反饋模塊通過比較模型實(shí)時(shí)阻值和預(yù)置電阻、控制信號(hào)源的連接狀態(tài),對(duì)應(yīng)等效電路原理圖的res-compare電路模塊。To Workspace1模塊用于將Memristor阻值回傳到Matlab控制臺(tái)。

綜上可知,基于憶阻器的可調(diào)電阻器模型由信號(hào)源選擇模塊、憶阻器模塊、憶阻器電阻計(jì)算與閾值比較模塊、反饋控制模塊組成,通過對(duì)外部信號(hào)(電源)施加時(shí)間的持續(xù)性控制,實(shí)現(xiàn)憶阻器阻值指向性的增加或減少直到到達(dá)預(yù)置電阻值或無限接近預(yù)置電阻值。

圖5 基于憶阻器的可調(diào)電阻器等效電路原理

圖6 基于憶阻器的可變電阻器模型

4 實(shí) 驗(yàn)

數(shù)控可編程電阻器主控制器一般采用單片機(jī)或FPGA實(shí)現(xiàn)。FPGA采用軟件的方式設(shè)計(jì)硬件,方便仿真和參數(shù)對(duì)比,因此本文采用FPGA實(shí)現(xiàn)數(shù)控可編程電阻器,進(jìn)而與基于憶阻器的可調(diào)電阻器模型進(jìn)行精度對(duì)比。FPGA端主控制器程序基于ISE14.7集成軟件環(huán)境,Verilog語言實(shí)現(xiàn),ISIM仿真環(huán)境。憶阻器模型和基于憶阻器的可調(diào)電阻器模型設(shè)計(jì)均在MatlabR2014a平臺(tái)和Simulink8.3工具箱完成。

由3.1節(jié)的分析可知,FPGA在程控電阻器中主要是控制可編程電阻網(wǎng)絡(luò),相關(guān)信號(hào)的波形圖如圖7所示。

圖7 ISIM仿真結(jié)果

圖7包括時(shí)鐘信號(hào)、控制信號(hào)、電阻阻值權(quán)重、輸出有效信號(hào)、預(yù)置電阻值和實(shí)際電阻值,其中預(yù)置電阻值設(shè)為410 Ω,valid信號(hào)有效后,控制信號(hào)為0000011111。實(shí)際得到的電阻值等于控制信號(hào)與電阻阻值權(quán)重的乘積和,即380 Ω。

ISIM仿真實(shí)驗(yàn)進(jìn)一步說明了采用單片機(jī)或FPGA控制器的傳統(tǒng)可編程電阻網(wǎng)絡(luò)具有數(shù)字化、可編程、電阻可任意組合的特點(diǎn),但是阻值連續(xù)性和阻值精度嚴(yán)重依賴電阻網(wǎng)絡(luò)的規(guī)模。如本文實(shí)驗(yàn)使用的電阻網(wǎng)絡(luò)權(quán)重分別為10 000、5 000、2 000、1 000、500、200、100、50、20、10,既不能精確到小數(shù)級(jí)阻值精度,阻值連續(xù)性也很差。

本文在基于憶阻器的可變電阻器Simulink模型中添加To Workspace組件,能夠?qū)涀杵鲄?shù)導(dǎo)出到Matlab工作區(qū),實(shí)現(xiàn)了憶阻器阻值的實(shí)時(shí)記錄,方便記錄憶阻器阻值調(diào)整后的最終狀態(tài)。不同預(yù)置電阻值下,采用FPGA主控制器的程控電阻網(wǎng)絡(luò)有效阻值與可調(diào)電阻器阻值見表2所列。

表2 實(shí)驗(yàn)方案阻值精度對(duì)比 Ω

雖然表2基于憶阻器的可調(diào)電阻器模型阻值誤差均為0,但這并不意味著基于憶阻器的可調(diào)電阻器模型不存在阻值誤差。出現(xiàn)這個(gè)問題的主要原因是本文采用的程控電阻網(wǎng)絡(luò)規(guī)模太小,阻值誤差本身很大,與基于憶阻器的可調(diào)電阻器不在一個(gè)量級(jí),無法直觀地對(duì)比。如預(yù)置電阻值1.780 1 Ω,模型有效值1.780 099 Ω,精度誤差大約在0.000 001 Ω。

基于憶阻器的可調(diào)電阻器實(shí)時(shí)計(jì)算模型阻值和目標(biāo)阻值，并通過反饋電路控制信號(hào)源的狀態(tài),從物理實(shí)現(xiàn)的角度來說，這本身就存在一定的系統(tǒng)誤差,受到模型阻值的計(jì)算速度和切斷輸入源的操作時(shí)間制約。

5 結(jié) 論

本文提出了可以在數(shù)字電路中加入憶阻器并且通過控制施加電壓的時(shí)間得到一種可調(diào)電阻器的設(shè)計(jì)方案,并給出憶阻器Simulink模型和基于憶阻器的可調(diào)電阻器Simulink模型設(shè)計(jì)圖以及模型對(duì)應(yīng)的等效電路原理圖。實(shí)驗(yàn)數(shù)據(jù)表明,與傳統(tǒng)程控可編程電阻器相比,本文提出的模型在靈活性、阻值連續(xù)性和阻值精度上均有顯著改善。

基于憶阻器的可變電阻器建模旨在說明該模型的可行性和在高頻、射頻電路中潛在的應(yīng)用價(jià)值。