黃海生，葉小艷，李 鑫，黨 成

(西安郵電大學(xué) 電子工程學(xué)院，陜西 西安 710121)

低壓差線性穩(wěn)壓器(low-dropout regulator,LDO)能夠在供電電壓改變時(shí)為電路內(nèi)部提供穩(wěn)定可靠的電源電壓，基本上不要外圍元件,適用于降壓變換[1]，是電源管理芯片的一個(gè)重要組成部分。集成穩(wěn)壓器具有體積小、成本低、性能好、外接線路簡(jiǎn)單、使用方便、功能強(qiáng)、可靠性高和通用性廣等優(yōu)點(diǎn)[2],被廣泛的應(yīng)用于輸出頻率高的鎖相環(huán)(phase locked loop,PLL)、數(shù)字模擬轉(zhuǎn)換器(digital to analog converter,DAC)、模擬數(shù)字轉(zhuǎn)換器(analog-to-digital converter,ADC)等電路中。

LDO輸出電壓的穩(wěn)定性直接決定了整個(gè)片上系統(tǒng)的穩(wěn)定性，對(duì)LDO輸出電壓穩(wěn)定性的研究一直備受關(guān)注。如文獻(xiàn)[3]采用輸出電容的等效串聯(lián)電阻形成左半平面零點(diǎn)，以補(bǔ)償?shù)谝粋€(gè)非主極點(diǎn)來(lái)提高環(huán)路穩(wěn)定性，但是，這種實(shí)現(xiàn)方法需要較大的面積而且在溫度改變時(shí)LDO穩(wěn)定性變差。文獻(xiàn)[4]采用阻尼系數(shù)控制頻率的補(bǔ)償技術(shù)，使得電路在開環(huán)單位增益帶寬范圍內(nèi)只含有一個(gè)極點(diǎn)以保證LDO輸出電壓的穩(wěn)定性，但是，其電路增益帶寬積較小，LDO的穩(wěn)定性不能得到保證。文獻(xiàn)[5]利用動(dòng)態(tài)頻率補(bǔ)償方式提高LDO的穩(wěn)定性，但是其電路的面積和功耗較大。

文獻(xiàn)[6]針對(duì)LDO環(huán)路瞬態(tài)穩(wěn)定性差的問(wèn)題，采用級(jí)間密勒補(bǔ)償技術(shù)對(duì)電路進(jìn)行改進(jìn)，得到了穩(wěn)定較好的線性穩(wěn)壓器，但是，該方法的功耗和電路面積較大，不能應(yīng)用到對(duì)面積和功耗要求高的芯片中。擬設(shè)計(jì)一種無(wú)片外電容高穩(wěn)定型LDO電路。采用米勒補(bǔ)償技術(shù)[6-7]保證環(huán)路的穩(wěn)定性，通過(guò)在米勒補(bǔ)償?shù)臉O點(diǎn)分裂基礎(chǔ)上增加瞬態(tài)增強(qiáng)電路，進(jìn)一步增大主極點(diǎn)和非主極點(diǎn)的分裂程度，以提高系統(tǒng)的穩(wěn)定性，并防止負(fù)載電流瞬態(tài)變換導(dǎo)致輸出電壓產(chǎn)生較大的波動(dòng)。

1 預(yù)備知識(shí)

預(yù)備知識(shí)主要包括LDO的基本結(jié)構(gòu)、米勒補(bǔ)償?shù)幕驹硪约敖?jīng)典源極跟隨結(jié)構(gòu)緩沖器。

1.1 LDO的基本結(jié)構(gòu)

LDO本質(zhì)上是負(fù)反饋多級(jí)運(yùn)算放大器，其主要由誤差放大器、功率管和反饋電阻網(wǎng)絡(luò)等模塊組成。經(jīng)典的低壓差線性穩(wěn)壓器電路結(jié)構(gòu)示意圖如圖1所示。其中：Vref表示帶隙基準(zhǔn)電壓源，能夠給整個(gè)電路提供的一個(gè)與電源電壓和溫度無(wú)關(guān)穩(wěn)定且精確的參考電壓；MP1表示功率管；電阻Ra和Rb組成反饋網(wǎng)絡(luò)；CL1表示輸出的等效電容；RL1表示輸出的等效電阻。

輸出電壓Vout1的計(jì)算表達(dá)式[8]為

(1)

1.2 米勒補(bǔ)償?shù)幕驹?/h3>

米勒補(bǔ)償采用極點(diǎn)的分裂原理達(dá)到環(huán)路穩(wěn)定的目的[9]。應(yīng)用米勒補(bǔ)償原理實(shí)現(xiàn)的兩級(jí)運(yùn)算放大器結(jié)構(gòu)示意圖如圖2所示。其中：Av1、Av2分別表示第一級(jí)和第二級(jí)放大器的電壓增益；Rc、Cd分別表示第一級(jí)誤差放大器的等效輸出電阻和等效輸出電容；Re和Cf分別表示第二級(jí)放大器的等效輸出電阻和等效輸出電容；Cml表示米勒補(bǔ)償電容。

整個(gè)二級(jí)放大器環(huán)路的傳遞函數(shù)[10]的計(jì)算表達(dá)式為

(2)

其中：Av表示整個(gè)環(huán)路的電壓增益；S表示復(fù)頻率參數(shù)。

二級(jí)運(yùn)算放大器的零點(diǎn)Z、主極點(diǎn)p1和非主極點(diǎn)p2的計(jì)算表達(dá)式[8]分別為

(3)

(4)

(5)

為了增大系統(tǒng)的主極點(diǎn)p1和非主極點(diǎn)p2分裂程度，將p1移向低頻端，將p2移向高頻端。由式(4)和(5)可以得出，增大系統(tǒng)中AV2CmlRc的乘積，或減小CfCmlRcRe的乘積就可以增大兩個(gè)極點(diǎn)間的頻率差，從而形成極點(diǎn)分裂。

1.3 源極跟隨結(jié)構(gòu)緩沖器

LDO會(huì)在誤差放大器和功率管之間插入緩沖級(jí)，使原來(lái)的低頻極點(diǎn)分裂為兩個(gè)高頻極點(diǎn)[9]。LDO通常采用源極跟隨器來(lái)實(shí)現(xiàn)緩沖級(jí)，源極跟隨結(jié)構(gòu)在線性穩(wěn)壓系統(tǒng)中等效于整體環(huán)路的第二級(jí)放大器。經(jīng)典的源極跟隨器的結(jié)構(gòu)示意如圖3所示。其中，晶體管Mpa連接方式為共漏極結(jié)構(gòu)，I1表示偏置電流。

為了增大極點(diǎn)分裂程度將主極點(diǎn)移至低頻、非主極點(diǎn)移至高頻[11]。由式(5)得，可以通過(guò)減小式(5)第二級(jí)放大器的等效輸出電阻值來(lái)實(shí)現(xiàn)。

源極跟隨結(jié)構(gòu)緩沖器的等效輸出電阻與晶體管Mpa的跨導(dǎo)gmpa存在反向變動(dòng)關(guān)系。為了降低等效輸出電阻，可以通過(guò)提高晶體管Mpa的寬長(zhǎng)比和偏置電流I1增大gmpa等方式實(shí)現(xiàn)，但這兩種做法會(huì)導(dǎo)致頻率響應(yīng)較差和功率損耗較大等問(wèn)題。

2 LDO設(shè)計(jì)

2.1 緩沖器

設(shè)計(jì)的緩沖器在經(jīng)典源極跟隨器的基礎(chǔ)上增加一級(jí)瞬態(tài)增強(qiáng)電路設(shè)計(jì)了一種具有兩級(jí)緩沖器結(jié)構(gòu)的緩沖器。設(shè)計(jì)的緩沖器結(jié)構(gòu)示意圖如圖4所示。其中，晶體管Mp1和電流I1形成源極跟隨結(jié)構(gòu)；晶體管Mp2、電流I2與晶體管Mn1、電流I3組成電流鏡結(jié)構(gòu)，這兩組電流鏡與晶體管Mp3的柵端形成負(fù)反饋。

圖4 設(shè)計(jì)的兩級(jí)緩沖器結(jié)構(gòu)

設(shè)計(jì)的緩沖器等效輸出電阻的計(jì)算表達(dá)式為

(6)

其中，r0p1、r0p2、r0p3分別表示晶體管Mp1、Mp2、Mp3的等效阻抗。

設(shè)計(jì)的緩沖器在經(jīng)典源極跟隨結(jié)構(gòu)緩沖器Mp1的等效輸出電阻基礎(chǔ)上并聯(lián)Mp2、Mp3晶體管的等效阻值，通過(guò)減小緩沖級(jí)整體的輸出電阻值來(lái)提高系統(tǒng)的穩(wěn)定性。同時(shí)在Vout4增大時(shí)增大Mp3的柵壓，降低漏端電壓，與輸出電壓形成負(fù)反饋，以提高緩沖電路的穩(wěn)定性。

2.2 LDO主體電路設(shè)計(jì)

設(shè)計(jì)的LDO主體電路由4級(jí)電路組成。其中：第1級(jí)電路為折疊式共源共柵差分轉(zhuǎn)單端增益放大器；第2級(jí)電路為源極跟隨增益放大器；第3級(jí)電路為瞬態(tài)增強(qiáng)電路；第4級(jí)電路為功率管。第2級(jí)和第3級(jí)電路組成大擺幅緩沖級(jí)用以抑制輸出電壓紋波。電容Cml一端連接第1級(jí)電路放大器的輸出，另一端連接LDO的輸出形成米勒補(bǔ)償。設(shè)計(jì)的LDO主體電路結(jié)構(gòu)示意圖如圖5所示。

圖5 設(shè)計(jì)的LDO主體電路

其中：晶體管M0為第1級(jí)電路折疊運(yùn)算放大器的尾電流管；M1、M2為第1級(jí)電路運(yùn)算放大器的輸入對(duì)管；M3、M4、M5、M6共同組成源極跟隨結(jié)構(gòu)作為第1級(jí)電路放大器的放大級(jí)；M7、M8、M9、M10組成折疊運(yùn)算放大器的負(fù)載；Vp1為偏置電路提供的偏置電壓。M11、M12構(gòu)成的第2級(jí)電路為源極跟隨增益放大器。第3級(jí)電路緩沖器通過(guò)晶體管M13調(diào)節(jié)功率管Mp5的柵壓。當(dāng)功率管Mp5柵壓減小時(shí)，Mp4的柵壓降低，漏端電壓減小，從而升高M(jìn)15和M16的柵壓，降低M15的漏端電壓，導(dǎo)致M14和M13柵端電壓降低，最終升高M(jìn)13的漏端電壓，使MP的柵壓達(dá)到穩(wěn)定，所形成負(fù)反饋機(jī)制提高了環(huán)路的穩(wěn)定性。CL，RL分別表示負(fù)載電容和負(fù)載電阻。

2.3 穩(wěn)定性分析

設(shè)計(jì)的LDO等效小信號(hào)模型示意圖如圖6所示。

圖6 設(shè)計(jì)的LDO等效小信號(hào)模型

其中：gm2、gm6分別表示圖5中晶體管M2、M6的跨導(dǎo)；r02、r04和r06分別表示晶體管M2、M4和M6的等效阻抗；VA、VB、VD分別表示圖6中A、B、D點(diǎn)的電壓；Cp1和Cp2分別表示第1級(jí)、第2級(jí)電路的等效輸出電容；gm11表示第2級(jí)源極跟隨器的跨導(dǎo)；Req表示第1級(jí)折疊運(yùn)算放大器的等效輸出阻抗；Req2表示第2級(jí)和第3級(jí)電路的等效輸出阻抗；Gm13表示第3級(jí)緩沖器電路的等效跨導(dǎo)；gmp5表示功率管跨導(dǎo)；Rout表示功率管Mp5和反饋網(wǎng)絡(luò)R1、R2以及負(fù)載電阻RL的等效電阻值。

圖6中，第1級(jí)、第2級(jí)和第3級(jí)電路等效輸出阻抗的計(jì)算表達(dá)式為

Req=gm8r08r10。

(6)

其中：gm8表示晶體管M8的跨導(dǎo)；r08表示晶體管M8的等效阻抗；r10表示晶體管M10的等效阻抗。

第2級(jí)和第3級(jí)的等效輸出阻抗的計(jì)算表達(dá)式為

(7)

其中，r011、r013、r015、r0p4分別表示晶體管M11、M13、M15、Mp4的等效阻抗。

功率管Mp5和反饋網(wǎng)絡(luò)R1，R2以及負(fù)載電阻RL的等效電阻值計(jì)算表達(dá)式為

(8)

其中：R1、R2、RL分別表示反饋網(wǎng)絡(luò)R1、R2和負(fù)載電阻RL的阻值；r0p5表示功率管Mp5的等效阻抗。

第2級(jí)緩沖器的等效跨導(dǎo)的計(jì)算表達(dá)式為

(9)

由于Cm1?Cp1，在計(jì)算過(guò)程中可以忽略第一級(jí)級(jí)間電容Cp1，根據(jù)圖6可得到LDO主體電路的傳遞函數(shù)為

(10)

其中

其中，ALDO表示設(shè)計(jì)LDO環(huán)路的總增益。

由式(10)得出整個(gè)電路系統(tǒng)的主極點(diǎn)

(11)

非主極點(diǎn)

(12)

(13)

零點(diǎn)

(14)

與式(4)和式(5)相比，式(11)和式(12)表明，系統(tǒng)的極點(diǎn)分裂在米勒補(bǔ)償?shù)幕A(chǔ)上再次發(fā)生了極點(diǎn)分裂。從式(8)可以看出，經(jīng)典源極跟隨結(jié)構(gòu)等效電阻只有r011的基礎(chǔ)上并聯(lián)r013、r015和rp4以減小緩沖級(jí)等效輸出電阻。

從以上分析結(jié)果可以看出，增加的第3級(jí)緩沖器使得在米勒補(bǔ)償極點(diǎn)分裂的基礎(chǔ)上，主極點(diǎn)p1和非主極點(diǎn)p2兩個(gè)極點(diǎn)分裂的距離變大。未增加緩沖級(jí)和增加緩沖級(jí)之后的LDO環(huán)路增益波特圖如圖7所示。其中：a曲線表示未增加緩沖級(jí)的LDO環(huán)路增益；b曲線表示增加了第3級(jí)緩沖器后的環(huán)路增益；PMa、PMa分別表示 a、b兩個(gè)電路的相位裕度；P1a、P2a、P3a分別表示a電路的主極點(diǎn)和兩個(gè)次極點(diǎn)；P1b、P2b、P3b分別表示b電路的主極點(diǎn)和兩個(gè)次極點(diǎn)；Av表示兩個(gè)電路的直流增益?？梢钥闯?，增加第3級(jí)緩沖器后系統(tǒng)的相位裕度增加，環(huán)路的穩(wěn)定性增強(qiáng)[12]。

圖7 LDO增益波特圖

3 仿真結(jié)果及分析

使用臺(tái)積電0.18 μm 互補(bǔ)金屬氧化物半導(dǎo)體工藝設(shè)計(jì)電路，采用Cadence軟件中的Spectre仿真器對(duì)電路進(jìn)行設(shè)計(jì)與仿真。令負(fù)載電容為0來(lái)進(jìn)行電路的仿真。

負(fù)載電流為1 mA條件下環(huán)路的增益和相位圖仿真結(jié)果如圖8所示。通常認(rèn)為相位裕度大于60°時(shí)LDO的穩(wěn)定性可靠[13]?？梢钥闯?，當(dāng)負(fù)載電流為1 mA時(shí)，環(huán)路的相位裕度為88.29 °，說(shuō)明設(shè)計(jì)電路的相位裕度較高，具有良好的穩(wěn)定性和可靠性。

圖8 1 mA負(fù)載電流下系統(tǒng)穩(wěn)定性仿真結(jié)果

輸出電容為0時(shí)，當(dāng)負(fù)載在100 ns內(nèi)從1 mA躍變到200 mA時(shí)，電路的負(fù)載瞬態(tài)響應(yīng)曲線如圖9所示。其中：N1表示負(fù)載電流未跳變時(shí)的輸出電壓；N2表示負(fù)載電流從1 mA跳變到200 mA時(shí)輸出的過(guò)沖電壓；N3表示負(fù)載電流從200 mA跳變到1 mA時(shí)輸出的過(guò)沖電壓?？梢钥闯觯?dāng)負(fù)載在100 ns內(nèi)從1 mA躍變到200 mA時(shí)，輸出電壓正向過(guò)沖為0.045 mV。當(dāng)負(fù)載電流從200 mA降低到1 mA時(shí)輸出電壓反向過(guò)沖為0.025 mV 。

在負(fù)載電流為50 mA、輸出電容為0時(shí)仿真得到LDO電路的電源電壓抑制比仿真結(jié)果如圖10所示?？梢钥闯?，LDO低頻時(shí)電源抑制比為-78 dB，在仿真頻率為10 kHz時(shí)電源抑制比為-42 dB。

圖9 負(fù)載瞬態(tài)響應(yīng)

圖10 電源電壓抑制比仿真結(jié)果

本文與文獻(xiàn)[7]方法主要參數(shù)對(duì)比如表1所示。

表1 本文與文獻(xiàn)[7]方法主要參數(shù)對(duì)比

可以看出，相對(duì)于文獻(xiàn)[7]方法，設(shè)計(jì)的LDO電路具有良好的相位裕度并且在負(fù)載電流跳變時(shí)輸出電壓變化不大?？赡艿脑蛟谟?，文獻(xiàn)[7]采用嵌套共源共柵米勒補(bǔ)償雖然保證了靜態(tài)時(shí)的環(huán)路穩(wěn)定性，但在負(fù)載電流改變時(shí)輸出電壓不穩(wěn)定，導(dǎo)致電路瞬態(tài)響應(yīng)較差。而本設(shè)計(jì)在LDO環(huán)路中增加瞬態(tài)模塊電路，系統(tǒng)第2級(jí)等效輸出阻抗在并聯(lián)3個(gè)晶體管后減小了等效阻抗，從而使得LDO電路系統(tǒng)的主極點(diǎn)和次極點(diǎn)在米勒補(bǔ)償?shù)姆至鸦A(chǔ)上進(jìn)一步增加極點(diǎn)分裂程度，導(dǎo)致電路具有較高的穩(wěn)定性。

4 結(jié)語(yǔ)

提出了一種基于瞬態(tài)增強(qiáng)技術(shù)的米勒補(bǔ)償型無(wú)片外電容LDO電路。在米勒補(bǔ)償基礎(chǔ)上增加緩沖級(jí)，形成了更進(jìn)一步的極點(diǎn)分裂。在源極跟隨結(jié)構(gòu)緩沖器上增加了一級(jí)電流鏡結(jié)構(gòu)的負(fù)反饋緩沖級(jí)，提高了功率管的柵壓調(diào)整率，最終提高負(fù)載瞬態(tài)跳變時(shí)的穩(wěn)定性?；谂_(tái)積電 0.18 um 互補(bǔ)金屬氧化物半導(dǎo)體工藝設(shè)計(jì)了一款輸出電壓為1.8 V的無(wú)片外電容型線性穩(wěn)壓器，仿真結(jié)果表明，設(shè)計(jì)的LDO輸出電容為零時(shí)環(huán)路具有較好的瞬態(tài)穩(wěn)定性。