楊旭紅， 郝鵬飛， 姚鳳軍， 陸 浩

(上海電力大學(xué)自動化工程學(xué)院， 上海 200090)

近年來，中國新能源發(fā)電(如太陽能、風(fēng)能)大規(guī)模發(fā)展，為了實現(xiàn)逆變器高效高質(zhì)量的并網(wǎng)，通常采用鎖相環(huán)對電網(wǎng)基波分量的相位和頻率進行鎖相，達到與電網(wǎng)同步[1-2]。

目前，中外學(xué)者已對鎖相環(huán)開展了大量研究。文獻[3]提出了同步參考系鎖相環(huán)(synchronous reference system phase-locked loop,SRF-PLL)，在理想電壓下，對相位和頻率可快速、精確地鎖定，但在電網(wǎng)電壓畸變以及存在諧波等不平衡情況下，SRF-PLL不能準(zhǔn)確地進行鎖相，影響逆變器并網(wǎng)性能。針對此缺陷，文獻[4]提出了一種基于雙二階廣義積分器鎖相環(huán)的設(shè)計方法，解決了在電網(wǎng)電壓三相不平衡下鎖相失敗的問題，但是在電網(wǎng)含高次諧波的時候，檢測到的相位和頻率存在很大的波動。文獻[5]對雙二階廣義積分器鎖相環(huán)進行了改進，引入了一個調(diào)節(jié)參數(shù)，雖然能夠抑制直流偏移，提高鎖相精度，但是對該參數(shù)的依賴性較高。文獻[6-7]提出了解耦雙同步參考坐標(biāo)系鎖相環(huán)(DDSRF-PLL)，在不平衡三相系統(tǒng)中實現(xiàn)了正、負序電壓的解耦，消除了負序電壓對鎖相的影響，但當(dāng)電網(wǎng)存在直流偏移時，鎖相精度不夠高。文獻[8-9]提出了基于二階廣義積分器的雙同步解耦坐標(biāo)系鎖相環(huán)，同時消除了諧波和電壓不平衡以及畸變帶來的影響，提高了鎖相的快速性和精準(zhǔn)性，但鎖相環(huán)設(shè)計還面臨一個主要問題，就是直流偏移給頻率和相位估計帶來的誤差，上述研究沒有將其考慮在內(nèi)。為此，文獻[10]提出了基于帶通濾波器(bandpass filter, BPF)的鎖相環(huán)技術(shù)方法，在電網(wǎng)電壓含直流偏移時具有比較好的鎖相效果。文獻[11]為消除直流偏移對鎖相環(huán)性能的影響，采用自適應(yīng)最小均方算法對電網(wǎng)電壓中的直流偏移分量進行濾除，但是，算法復(fù)雜，計算量較大。文獻[12]提出一種基于復(fù)變陷波器的直流分量抑制方法(direct current offset rejection method using complex notch filter, DCCNF)，能夠完全消除直流分量造成的影響，且具有較好的動態(tài)性能，但是對諧波比較敏感。

為了提高復(fù)雜電網(wǎng)情況下鎖相的整體性能，提出基于混合二階和三階廣義積分器正交信號發(fā)生器(MSTOGI-QSG)的改進型DDSRF-PLL結(jié)構(gòu)，主要利用混合二階和三階廣義積分器良好的濾波器能力，實現(xiàn)對諧波和直流偏置分量的濾除。同時，基于解耦雙同步參考系鎖相環(huán)，加入非線性函數(shù)來調(diào)整PI控制器的參數(shù)，快速準(zhǔn)確跟蹤電網(wǎng)電壓，提高對電網(wǎng)基波電壓頻率和相位檢測的精確性[13]。

1 解耦雙同步參考系鎖相環(huán)

如圖1所示，解耦雙同步參考系鎖相環(huán)結(jié)構(gòu)中含有兩個旋轉(zhuǎn)坐標(biāo)系，正、負序坐標(biāo)分別以角速度ω和-ω沿逆時針方向和順時針方向旋轉(zhuǎn)，角度分別為θ和-θ。

d+1q+1、d-1q-1分別為正序和負序dq軸坐標(biāo)； ω為電網(wǎng)電壓基波角頻率；φ為初始相位；θ為角度估計； U為電壓模值，U+1、U-1分別為正、負序電壓幅值分量圖1 雙同步參考系電壓矢量圖Fig.1 The diagram of double synchronous reference frame voltage vector

dq坐標(biāo)系下正負序電壓udq+1和udq-1分量分別為

(1)

(2)

式中：ud、uq分別為d軸和q軸電壓分量；+1，-1分別表示正負序；Tdq為αβ坐標(biāo)軸到dq坐標(biāo)軸轉(zhuǎn)換矩陣。

正負序矩陣關(guān)系為

在PLL中適當(dāng)調(diào)整PI控制器參數(shù)可實現(xiàn)θ=ωt，假設(shè)：

(3)

在式(3)假設(shè)條件下，式(1)、式(2)化簡為

(4)

(5)

從式(4)、式(5)不難看出，正、負序分量都含2次諧波，且存在耦合，所以當(dāng)電壓不平衡時，由于負序分量的存在，會造成鎖相誤差，可以通過解耦網(wǎng)絡(luò)來得到抑制。假設(shè)任一個輸入電壓Uαβ由正、負序分量構(gòu)成，分別以角速度+ω和-ω旋轉(zhuǎn)。

(6)

(7)

(8)

由式(7)、式(8)可知，dq坐標(biāo)系下正負序電壓存在耦合，為了消除負序分量的影響，故而引入解耦網(wǎng)絡(luò)，如圖2所示。圖3中n=+1，m=-1(分別代表正、負序)實現(xiàn)正、負序電壓解耦。

DDSRF-PLL整體控制結(jié)構(gòu)如圖3所示，在電網(wǎng)三相電壓不平衡的情況下，該方法可有效分離正序分量中的負序分量，提取基波正序分量，完成鎖相。但是，在高畸變率的三相不平衡電壓下，DDSRF-PLL檢測到的相位和頻率畸變嚴(yán)重且存在嚴(yán)重的振蕩。為解決這個問題，需要在兩相靜止坐標(biāo)系上加入額外的濾波器以消除諧波和直流偏置分量的影響，提高鎖相精度。

2 基于混合二階和三階廣義積分器的濾波器

二階廣義積分器(SOGI)可以有效地濾除電壓中的諧波，已被廣泛應(yīng)用于并網(wǎng)逆變器實現(xiàn)電網(wǎng)同步。然而，如果電網(wǎng)電壓中存在直流偏置分量，那么

為正序d、q軸電壓；為解耦后正序 d、q軸電壓；為解耦后經(jīng)過濾波的負序電壓圖2 正序解耦單元Fig.2 The decoupled unit ofpositive sequence

為負序d、q軸電壓；為解耦后負序 d、q軸電壓；為解耦后經(jīng)過濾波的正序電壓； f、θ分別為輸出頻率和相位，LPF為低通濾波器圖3 DDSRF-PLL模型Fig.3 Block diagram of DDSRF-PLL

傳統(tǒng)的SOGI的性能就會受到直流偏置分量影響。為此，采用二階和三階混合廣義積分器正交信號發(fā)生器(MSTOGI-QSG)，結(jié)構(gòu)如圖4所示，以消除電網(wǎng)電壓直流偏置引起的這種影響。MSTOGI-QSG是在傳統(tǒng)SOGI上增加了一條積分回路以消除直流分量。

u、ω0、k分別為輸入信號、諧振角頻率、阻尼因子；u1、u2、u3為 SOGI輸出正交信號；u3為增加的積分回路的輸出；uM和quM分別 表示 MSTOGI-QSG 的正交輸出電壓圖4 MSTOGI-QSG結(jié)構(gòu)圖Fig.4 Block diagram of the MSTOGI-PLL

由圖4得MSTOGI-QSG的閉環(huán)傳遞函數(shù):

(9)

(10)

(11)

(12)

式中：G1(s)和G2(s)為SOGI的閉環(huán)傳遞函數(shù)；G3(s)為增加的積分回路的閉環(huán)傳遞函數(shù)，將這條積分回路的輸出連接到u2上，此時，得到MSTOGI的兩個閉環(huán)傳遞函數(shù)G1(s)和G4(s)。由文獻[14]可知，要使正交信號發(fā)生器能夠濾除諧波和直流偏移分量，閉環(huán)傳遞函數(shù)應(yīng)為帶通濾波器。由式(8)、式(9)可知，G1(s)是二階帶通濾波器，可以濾除直流分量，而G2(s)是二階低通濾波器，一旦u包含任何DC偏置分量，u2就會產(chǎn)生帶k增益的DC偏移，從而導(dǎo)致u的幅值檢測出現(xiàn)誤差，同時也會影響PLL跟蹤電網(wǎng)電壓。所以SOGI不能夠有效地消除直流偏移的影響。由式(11)可知，G4(s)是帶通濾波器，故采用的混合二階和三階廣義積分正交信號發(fā)生器(MSTOGI-QSG)可以有效濾除諧波和直流偏移。

圖5、圖6為具有不同阻尼因子(k)的G1(s)和G4(s)的伯德圖，其中當(dāng)諧振角頻率(ω0)等于電網(wǎng)角頻率(ωs)時，從圖5可以清楚地看到，G1(s)在諧振角頻率(ω0)處具有單位增益和零相移，G4(s)在諧振角頻率(ω0)處具有與G1(s)相似的性質(zhì)，并且uM和quM正交。此外，G4(s)在低頻帶和高頻帶中都具有較大的衰減，這可以有效消除輸入信號存在的直流偏移和高頻諧波。當(dāng)諧振角頻率(ω0)不等于電網(wǎng)角頻率(ωs)時，G1(s)和G4(s)均與阻尼因子(k)有關(guān)系，由圖5、圖6分析可知，取k=1.414。

圖5 不同k值下傳遞函數(shù)G1(s)的伯德圖Fig.5 Bode plot of G1(s) with different k values.

圖6 不同k值下傳遞函數(shù)G4(s)的伯德圖Fig.6 Bode plot of G4(s) with different k values.

3 基于MSTOGI-QSG的DDSRF-PLL

圖7 提出的改進鎖相環(huán)結(jié)構(gòu)Fig.7 Block diagram of improved phase-locked loop

如圖7所示,改進的鎖相環(huán)結(jié)構(gòu)是在DDSRF-PLL前增加了兩個MSTOGI，整個鎖相環(huán)原理為：三相電壓經(jīng)過Clark變換得到兩相靜止坐標(biāo)系下電壓矢量uαβ，然后經(jīng)過MSTOGI對多次諧波和直流偏置分量進行濾波，得到穩(wěn)定的電壓信號u′αβ，再通過park變換得到兩相旋轉(zhuǎn)坐標(biāo)系下電壓信號，經(jīng)正負序解耦網(wǎng)絡(luò)進行正負序提取和分離，最后將正序電壓引入PLL完成鎖相。

4 非線性PI控制器設(shè)計

電網(wǎng)的實際運行狀況比較復(fù)雜，而對鎖相的速度與精度要求較高，傳統(tǒng)的PI控制很難滿足電網(wǎng)的實際運行狀況，故而，引入非線性PI控制器。圖8為系統(tǒng)的階躍響應(yīng)曲線，據(jù)此，利用反饋誤差與時間的關(guān)系設(shè)計比例系數(shù)和積分系數(shù)。

圖8 系統(tǒng)階躍響應(yīng)Fig.8 Step response of system

4.1 比例系數(shù)(kp)的設(shè)計

在響應(yīng)時間[0t1]段，為了使系統(tǒng)有快的響應(yīng)速度，比例系數(shù)(kp)在初始時刻應(yīng)較大，但為了減小超調(diào)，使誤差e較小，故比例系數(shù)隨之減小；在[t1t2]段，為了增大系統(tǒng)反向控制作用，同時有小的超調(diào)，kp應(yīng)逐漸增大；在[t2t3]段，為了使系統(tǒng)盡快達到穩(wěn)定狀態(tài)，且不再產(chǎn)生較大的慣性，kp應(yīng)逐漸減?。辉赱t3t4]段，kp應(yīng)逐漸增大，作用與[t1t2]段相同。根據(jù)上述變化規(guī)律，kp隨誤差(e)的變化趨勢如圖9所示，構(gòu)造非線性函數(shù)為

圖9 kp隨誤差變化曲線Fig.9 kp curves with error variation

kp[e(t)]=ap+bp{1-sech[cpe(t)]}

(13)

式(13)中：sech為雙曲正割函數(shù)；ap、bp、cp為正實常數(shù)；當(dāng)e趨向于無窮大時，kp取得最大值ap+bp；當(dāng)e等于零，kp為最小值ap；bp為kp的變化區(qū)間，調(diào)整bp的區(qū)間范圍可以改變kp的變化速率。

4.2 積分系數(shù)(ki)的設(shè)計

當(dāng)誤差信號e較大時，為了防止響應(yīng)產(chǎn)生嚴(yán)重震蕩，同時保持小的超調(diào)量，積分系數(shù)不應(yīng)該太大；當(dāng)誤差信號e較小時，應(yīng)該增大積分系數(shù)，以消除系統(tǒng)的誤差。根據(jù)上述變化規(guī)律，積分系數(shù)ki隨誤差e的變化趨勢如圖10所示。構(gòu)造非線性函數(shù)為

ki[e(t)]=aisech[cie(t)]

(14)

式(14)中：ai、ci為正實常數(shù)；ki取值為(0，ai)，當(dāng)e等于零時，ki取最大值ai；通過改變ci的大小可調(diào)整ki的變化速率。非線性PI控制器的控制輸入為

(15)

為了得到比常規(guī)PI控制更快的響應(yīng)速度與更小的超調(diào)，通過恰當(dāng)設(shè)計非線性函數(shù)的參數(shù)，達到電網(wǎng)電壓在不同運行狀況下能更快、更精確地鎖定電網(wǎng)電壓相位、頻率和幅值。

圖10 ki隨誤差變化曲線Fig.10 ki curves with error

5 仿真研究

通過MATLAB/Simulink建立基于MSTOGI的解耦雙同步參考系非線性PI控制鎖相環(huán)的仿真模型，基于MSTOGI的解耦雙同步參考系傳統(tǒng)PI控制鎖相環(huán)的仿真模型與傳統(tǒng)解耦雙同步參考系鎖相環(huán)的模型，并將它們的仿真結(jié)果進行比較。

仿真的主要參數(shù)設(shè)置為：三相交流電壓幅值為1 000 V，頻率為50 Hz，傳統(tǒng)PI控制器比例參數(shù)kp=4，積分參數(shù)ki=1，非線性PI控制器參數(shù)分別為：ai=132,ci=1,ap=26,bp=8,cp=0.8。

仿真結(jié)果如下：方法一為改進的基于MSTOGI的非線性PI控制解耦雙同步參考系鎖相環(huán)，方法二為基于MSTOGI的傳統(tǒng)PI解耦雙同步參考系鎖相環(huán)，方法三為傳統(tǒng)解耦雙同步參考系鎖相環(huán)。

5.1 電網(wǎng)電壓幅值突然跌落

電網(wǎng)電壓跌落時仿真波形如圖11所示。圖11(a)中，三相電網(wǎng)電壓a相在0.05 s時跌落50%，其余兩相保持不變。由圖11(c)可得，在電壓驟降后，方法一的頻率波動幅度最小，最大幅值也僅為50.013 Hz。方法二為50.021 Hz，方法三為50.041 Hz，而且方法一能夠更快地趨于穩(wěn)定。

圖11 電壓幅值突變的仿真波形Fig.11 Simulation waveforms when voltage drops

5.2 含負序電壓時仿真波形

含負序電壓時的仿真波形如圖12所示。圖12(a)中，三相電網(wǎng)電壓在0.05 s時引入0.2(標(biāo)幺值)的負序電壓，并且基波電壓幅值跌落50%。從圖12(c)中可以看出，在加入負序電壓后，方法三頻率振蕩最嚴(yán)重，最大幅值為50.14 Hz；方法二最大振蕩幅值為50.06 Hz，而方法一最大震蕩幅值僅為50.01 Hz,并且在很短的時間內(nèi)穩(wěn)定在50 Hz。

圖12 含負序電壓的仿真波形Fig.12 Simulation waveforms when negative voltage

5.3 電網(wǎng)電壓含有諧波

電網(wǎng)電壓含諧波時的仿真波形如圖13所示。圖13(a)中，三相電網(wǎng)電壓a相在0.05 s 時引入0.06(標(biāo)幺值)的5次諧波，b相引入0.05(標(biāo)幺值)的7次諧波，并且基波幅值跌落50%。由圖13(c)可以看出，方法一的頻率振蕩最小，最大幅值為50.01 Hz，方法二次之，最大幅值為50.02 Hz，方法三最大，幅值為50.04 Hz。顯而易見，方法一最優(yōu)。

圖13 電壓含諧波的仿真波形Fig.13 Simulation waveforms with harmonic voltage

5.4 含直流偏移分量

電網(wǎng)電壓含直流偏移分量時的仿真波形如圖14所示。如圖14(a)中所示在0.05 s給a相電壓加入100 V的直流偏移分量。由圖14(c)可以看出在電網(wǎng)含有直流分量后，較方法一而言，方法二和方法三波動比較大，而且最后頻率的穩(wěn)定值都低于50 Hz，而方法一估計的頻率為50 Hz。故而，方法一能夠完全消除直流偏置分量的影響，對相位和頻率實現(xiàn)精確鎖定。

圖14 電壓含直流偏移的仿真波形Fig.14 Simulation waveform when the voltage contains DC offset

6 結(jié)論

分析了DDSRF-PLL的鎖相原理，針對DDSRF-PLL在復(fù)雜電網(wǎng)電壓(三相不平衡、含諧波和直流偏置分量等)情況下檢測到的相位頻率存在嚴(yán)重畸變和振蕩等問題，結(jié)合MSTOGI-QSG具有對直流偏移分量和諧波良好的濾波能力，提出了一種基于MSTOGI-QSG的改進DDSRF-PLL設(shè)計方法，同時，在PI控制器加入了非線性函數(shù)。通過MATLAN/Simulink仿真分析可得到以下結(jié)論。

(1)當(dāng)電網(wǎng)含有諧波和直流偏移，改進的DDSRF-PLL具有良好的抗干擾能力。

(2)當(dāng)電網(wǎng)電壓三相不平衡，改進的DDSRF-PLL能夠?qū)ο辔缓皖l率進行精確地鎖定，而且超調(diào)更小，達到穩(wěn)態(tài)的時間更短。