丁蘭 于志宏

摘?要：逐次逼近型模數(shù)轉(zhuǎn)換器（successive approximation register analog-digital converter，SAR ADC）的電容陣列在比較過程中開關(guān)切換所產(chǎn)生的功耗是SAR ADC電路的主要能耗來源之一。為了降低電容陣列（DAC）的功耗，本文提出一種應(yīng)用于低采樣率低功耗的逐次逼近型模數(shù)轉(zhuǎn)換器的高效低功耗開關(guān)策略。該開關(guān)策略采用Vref，GND，0.5Vref（Vcm），025Vref為電路的參考基準源。通過將最高位電容拆分為與次高位電容值相同的兩個并聯(lián)電容，同時將最高位電容預(yù)先連接低電平GND，其余位電容連接Vcm，使得在前三次比較過程中開關(guān)切換產(chǎn)生的功耗為0。仿真結(jié)果表明，相比較于傳統(tǒng)的電容陣列DAC結(jié)構(gòu)，本文提出的高位拆分的高效DAC電容陣列結(jié)構(gòu)可以降低99%的能耗，節(jié)省75%的面積。

關(guān)鍵詞：逐次逼近;模數(shù)轉(zhuǎn)換器;電容陣列;低功耗

隨著生活水平的提高，各種可穿戴的便攜式移動設(shè)備逐漸應(yīng)用到生理健康數(shù)據(jù)的監(jiān)測[1-2]。SAR ADC由于電路結(jié)構(gòu)簡單、適用于低采樣率的場合的特點，而被廣泛地應(yīng)用到生物監(jiān)測的芯片中[3-4]。SAR ADC將人體收集到的模擬信號轉(zhuǎn)換成可發(fā)送的數(shù)字信號，并通過智能設(shè)備發(fā)送到醫(yī)療終端，最終實現(xiàn)對人體生理數(shù)據(jù)的監(jiān)測[5]。SAR ADC由電容陣列、比較器和逐次逼近控制邏輯三個部分組成。其中電容陣列由于在比較過程中開關(guān)的切換，會造成較大的功耗。近年來，國內(nèi)外提出了不少針對電容陣列結(jié)構(gòu)功耗的優(yōu)化的結(jié)構(gòu)和方法，主要包括單調(diào)型[6]、共模型[7]、Tri-level[8]、VMS[9]、Hybrid[10]等結(jié)構(gòu)。與傳統(tǒng)的開關(guān)策略相比，他們分別可以降低比較過程中開關(guān)消耗的功耗81.2%、87.5%、96.89%、97.66%和98.83%。為了進一步降低比較過程中電容陣列的功耗，延長智能設(shè)備的使用壽命，本文提出一種新型的高效電容陣列結(jié)構(gòu)，并給出相應(yīng)的開關(guān)策略，最后對該結(jié)構(gòu)和開關(guān)能耗進行了分析。

1 新型高效的電容陣列結(jié)構(gòu)

圖1為本文設(shè)計的全差分電容陣列結(jié)構(gòu)。圖中的1和2分別為差分電容陣列P端的最高位拆分電容和N端最高位拆分電容。其中1中P端的拆分電容CMP1和CMP2為電容值和次高位電容CPn-4電容值大小相等。同理，2中N端的拆分電容CMN1和CMN2為電容值和次高位電容CNn-4電容值大小相等。3和4分別P端和N端其余位電容。各個電容下極板根據(jù)控制邏輯SAR Logic給出的控制信號連接不同的電位，從而實現(xiàn)逐次逼近邏輯。

2 新型低功耗電容陣列的工作原理

本文所提的高效低功耗開關(guān)策略，將最高位拆分為兩個和次高位電容值大小一樣的并聯(lián)電容。通過在初始階段配置最高位電容陣列接GND，次高位電容陣列兩端接Vcm。在前三次比較過程中可以降低電容兩端電壓切換的梯度，使得電壓切換的梯度從Vref→GND變換為Vref→Vcm→GND，這樣使得前三次比較過程中開關(guān)切換消耗的能量為0，而且也可以降低后續(xù)比較過程中開關(guān)切換所消耗的能量。

圖2是本文所提的電容陣列結(jié)構(gòu)和開關(guān)策略應(yīng)用在5位SAR ADC的前三次比較過程開關(guān)切換和能量消耗示意圖。在初始階段，P端和N端的高位拆分電容的下極板接地，其余所有電容陣列的下極板皆參考電壓Vcm。采樣結(jié)束后，電容兩端不進行電壓切換，直接進行第一次比較，因此在第一次比較的過程中不消耗能量。在第二次比較過程中，為了減少開關(guān)切換過程中所消耗的能量，將第一次比較后電壓低的一端的高位拆分電容接Vcm電壓，將次高位電容陣列所接的Vcm電壓升高到Vref，由于占1/2權(quán)重的電容陣列兩端的電壓分別發(fā)生方向和大小都相同電壓偏移，因此在第二次轉(zhuǎn)換過程中也不消耗能量，如公式（1）：

在第三次比較過程中，根據(jù)第二次的比較結(jié)果將電容陣列的兩端進行電壓的平移。由于本結(jié)構(gòu)采用高位電容陣列拆分，因此可以充分利用最高位電容陣列的大小等于總電容大小一半的這個特性，在第三次比較過程中僅將電容陣列所接的電壓值進行1/2電壓的大小的平移。在第三次比較過程中，開關(guān)翻轉(zhuǎn)消耗的能量依然為0，如A分支所消耗的能量為公式（2）：

同理，分支B、C、D、E、F、G、H在第三次比較過程中所消耗的能量都為0。由于對稱，圖2中的E、F、G、H分支的開關(guān)翻轉(zhuǎn)和能量消耗與圖3中的A、B、C、D一致，因此我們僅對A、B、C、D分支進行分析。在第四次比較過程中，將第三次比較結(jié)果電壓高的一端的對應(yīng)位電容陣列的所接的電壓降低Vcm，在此過程中消耗的功耗如公式（3）所示：

同理其他分支開關(guān)切換產(chǎn)生的功耗在圖中已經(jīng)標出。在第五次比較過程中，根據(jù)第四次的比較結(jié)果，如果第四次比較結(jié)果是將Vcm→GND的操作，則在第五次比較過程中，將此電容的下極板接VcmL（0.25Vref）。如果第四次比較過程是進行Vref→Vcm的電壓平移操作，則在第五次比較過程中將此位電容的下極板電壓接VcmL。

3 新型低功耗電容陣列的能量分析對比

本文所提的高效低功耗的電容陣列結(jié)構(gòu)，充分利用了高位拆分電容的容值權(quán)重為整個電容值的1/2這一個特性，結(jié)合高效的開關(guān)策略，利用Vcm和VcmL，兩個參考電壓，降低了比較過程中電容兩端電壓切換的梯度，從而降低了能量的消耗。在Matlab中對幾種10位SAR ADC的開關(guān)方案進行了行為仿真，下表總結(jié)了具有不同開關(guān)方案的10位SAR ADC的開關(guān)能量、節(jié)能和面積縮減。其中，10位傳統(tǒng)SAR ADC的平均開關(guān)能量為1363.30 CV2ref。本文所提的開關(guān)方案的平均開關(guān)能量為7.06 V2ref，這意味著開關(guān)能量減少了99.48%。同時，本文所提的電容陣列結(jié)構(gòu)在面積上比傳統(tǒng)型的電容陣列結(jié)構(gòu)節(jié)省了75%。

圖3形象顯示了不同開關(guān)方案的每個輸出代碼的開關(guān)能量。從圖中我們可以看出本文所提的電容陣列結(jié)構(gòu)和開關(guān)策略可以明顯地降低SAR ADC在比較過程中開關(guān)切換的功耗。

結(jié)語

本文提出了一種應(yīng)用于SAR ADC的高效低功耗電容陣列和開關(guān)策略，使得SAR ADC在前三次比較過程中不消耗能量，與傳統(tǒng)的電容陣列結(jié)構(gòu)和開關(guān)時序相比降低了99.48%，面積減小了75%。該高效的電容陣列結(jié)構(gòu)和開關(guān)策略可以有效地降低SAR ADC的整體功耗，適用于低功耗的植入式、便攜式的電子設(shè)備。

參考文獻：

[1]管華，漆顥.基于物聯(lián)網(wǎng)技術(shù)的醫(yī)療監(jiān)測研究綜述[J].醫(yī)學(xué)信息學(xué)雜志，2017，38（11）：2-7.

[2]Wannenburg J，Malekian R.Body sensor network for mobile health monitoring，a diagnosis and anticipating system[J].IEEE Sensors Journal，2015，15（12）：6839-6852.

[3]Yazicioglu R F，Kim S，Torfs T，et al.A 30 μW analog signal processor asic for portable biopotential signal monitoring[J].IEEE Journal of Solid-State Circuits，2011，46（1）：209-223.

[4]向指航，徐衛(wèi)林，段吉海，等.應(yīng)用于可穿戴式設(shè)備的超低功耗SAR ADC研究與設(shè)計[J].電子器件，2018，41（03）：264-268.

[5]Li S，Xu L D，Wang X.A Continuous biomedical signal acquisition system based on compressed sensing in body sensor networks[J].IEEE Transactions on Industrial Informatics，2013，9（3）：1764-1771.

[6]Liu C C，Chang S J，Huang G Y，et al.A 10-bit 50-MS/s SAR ADC with a monotonic capacitor switching procedure[J].IEEE Journal of Solid-State Circuits，2010，45（4）：731-740.

[7]Zhu Y，Chan CH，Chio U F，et al.A 10-bit 100-MS/s reference-free SAR ADC in 90 nm CMOS[J].IEEE Journal of Solid-State Circuits，2010，45（6）：111-112.

[8]Yuan C.，Lam Y.Low-energy and area-efficient tri-level switching scheme for SAR ADC[J].Electronics Letters，2012，48（9）：482-483.

[9]Zhu Z M，Xiao Y，Song X.VCM-based monotonic capacitor switching scheme for SAR ADC[J].Electronics Letters，2013，49（5）：327-328.

[10]Xie，L.，Wen，G.，Liu，J.，Wang，Y.‘Energy-efficient hybrid capacitor switching scheme for SAR ADC.Electron.Lett.，2014，50（1）：22-23.

項目：無錫科技職業(yè)學(xué)院2020年首批“雙帶頭人”教師黨支部書記工作室培育建設(shè)立項資助項目

作者簡介：丁蘭（1980—?），女，江蘇無錫人，碩士，副教授，主要從事電子信息技術(shù)研究。