王德龍，劉 彤

（無(wú)錫中微億芯有限公司，江蘇無(wú)錫 214072）

1 引言

隨著集成電路技術(shù)的快速發(fā)展，F(xiàn)PGA 的系統(tǒng)集成度和工作頻率也越來越高。鎖相環(huán)（PLL）作為FPGA 芯片時(shí)鐘管理模塊的核心，具有寬范圍頻率合成、時(shí)鐘抖動(dòng)濾波、時(shí)鐘網(wǎng)絡(luò)去歪斜、相位調(diào)節(jié)、占空比調(diào)整等功能，且可以通過靈活配置來滿足不同的時(shí)鐘需求。電荷泵鎖相環(huán)是一種常見的數(shù)?；旌闲玩i相環(huán)，具有捕獲范圍大、鎖定時(shí)相位差小、低功耗等優(yōu)點(diǎn)，在理論上可以實(shí)現(xiàn)零靜態(tài)相位誤差，有著其他鎖相環(huán)不可替代的優(yōu)勢(shì)[1]。本文所研究的上電快速鎖定方法是基于電荷泵鎖相環(huán)設(shè)計(jì)的。

上電鎖定時(shí)間是指鎖相環(huán)從上電啟動(dòng)到輸出穩(wěn)定頻率所用的時(shí)間，是鎖相環(huán)的一項(xiàng)重要參數(shù)指標(biāo)。傳統(tǒng)電荷泵鎖相環(huán)僅通過電荷泵的充放電電流來調(diào)整壓控振蕩器控制電壓，通常上電鎖定時(shí)間會(huì)比較長(zhǎng)，后續(xù)有文獻(xiàn)提出一些方法來減小電荷泵鎖相環(huán)的上電鎖定時(shí)間，例如動(dòng)態(tài)調(diào)整電荷泵充放電電流[2]、添加預(yù)充電電路[3]等，但這些方法對(duì)寬頻率范圍鎖相環(huán)減小各頻率下上電鎖定時(shí)間的效果不太明顯。本文通過對(duì)應(yīng)用于FPGA 的寬頻率范圍鎖相環(huán)的研究分析，提出一種在不影響鎖相環(huán)正常功能的前提下，通過添加簡(jiǎn)單的輔助電路來大大減小鎖相環(huán)上電鎖定時(shí)間的方法。

2 電荷泵鎖相環(huán)介紹

電荷泵鎖相環(huán)一般由鑒頻鑒相器（PFD）、電荷泵（CP）、環(huán)路濾波器（LPF）、壓控振蕩器（VCO）和反饋分頻（M）等組成，通過連接反饋分頻的輸出與PFD 的輸入構(gòu)成一個(gè)反饋系統(tǒng)，利用反饋原理實(shí)現(xiàn)頻率及相位的同步控制，如圖1 所示。在PLL 上電后，首先由PFD獲得輸入?yún)⒖紩r(shí)鐘（CLKREF）與反饋時(shí)鐘（CLKFB）之間的相位差，然后CP 將這個(gè)相位差轉(zhuǎn)換為電流信號(hào)，再通過LPF 生成VCO 控制電壓VCTRL，并濾除其中的高頻分量，僅把直流分量輸送到VCO，來改變VCO 的振蕩頻率。當(dāng)反饋時(shí)鐘和輸入?yún)⒖紩r(shí)鐘之間的相位差恒定時(shí)，認(rèn)為兩者同步，也就是環(huán)路鎖定。

圖1 電荷泵鎖相環(huán)結(jié)構(gòu)

傳統(tǒng)電荷泵鎖相環(huán)一般僅通過CP 的充放電電流來調(diào)整VCTRL，而且基于環(huán)路穩(wěn)定性考慮，這個(gè)充放電電流一般不會(huì)太大，所以在PLL 上電后要把VCTRL提升到合適位置需要很長(zhǎng)的時(shí)間。有文獻(xiàn)提出一種通過對(duì)VCTRL預(yù)充電的方式來減小上電鎖定時(shí)間，這種方法會(huì)在上電后在一定時(shí)間內(nèi)將VCTRL提升至一個(gè)初始位置，從而達(dá)到減小上電鎖定時(shí)間的目的，然而這種方法會(huì)固定VCTRL的初始電壓且無(wú)法精確控制，對(duì)于寬頻率范圍PLL 來說，還是需要通過電荷泵充放電電流花費(fèi)較長(zhǎng)的時(shí)間來調(diào)整VCTRL以達(dá)到鎖定。本文將以一種VCO 頻率范圍為800～1600 MHz 的PLL 為例，在不影響PLL 正常功能的基礎(chǔ)上增加一塊頻率比較電路來控制VCTRL的預(yù)充電初始位置，從而根據(jù)VCO 頻率來調(diào)整VCTRL的初始位置。本例基于28 nm 工藝，通過spectre 仿真驗(yàn)證可以大大減小PLL 的上電鎖定時(shí)間。

3 電路實(shí)現(xiàn)

本文設(shè)計(jì)的上電快速鎖定的方法為在傳統(tǒng)電荷泵鎖相環(huán)的基礎(chǔ)上增加了2 個(gè)輔助電路，預(yù)充電（PRE_CHARGE）和頻率比較（FREQ_COMP），如圖2 所示。

圖2 快速上電鎖定的電荷泵鎖相環(huán)結(jié)構(gòu)

3.1 預(yù)充電電路

預(yù)充電電路可以提供較大的上拉電流將VCTRL電壓拉升至合適的位置，如圖3 所示。在PLL 上電后先對(duì)VCTRL電壓清零，然后再進(jìn)行預(yù)充電操作，可以避免因VCTRL上殘留的電荷引起PLL 狀態(tài)的錯(cuò)誤。

圖3 預(yù)充電電路示意圖

3.2 頻率比較電路

本文的PLL 中VCO 頻率范圍為800～1600 MHz，所需要的VCTRL范圍也會(huì)比較大。為了讓PLL 在VCO頻率范圍內(nèi)都能做到快速上電鎖定，本文設(shè)計(jì)了一種頻率比較電路。該電路可比較VCO 輸出時(shí)鐘頻率和設(shè)定頻率的大小，當(dāng)VCO 輸出時(shí)鐘頻率大于設(shè)定頻率時(shí)輸出高電平控制預(yù)充電電路結(jié)束預(yù)充電。因此可以通過配置不同的設(shè)定頻率來將VCO 的寬頻率范圍分成若干個(gè)窄頻率范圍區(qū)間，這樣就可以均衡各種頻率下的PLL 上電鎖定時(shí)間，做到寬頻率范圍下均可快速上電鎖定。

設(shè)定頻率可根據(jù)VCO 輸出頻率范圍權(quán)衡決定，例如本文VCO 輸出頻率為800～1600 MHz，可分為4個(gè)頻率區(qū)間，每個(gè)頻率區(qū)間的設(shè)定頻率為該區(qū)間的中間頻率，如表1 所示。圖4 為VCO 輸出各種頻率下的上電鎖定時(shí)間示意圖，由圖中可以看出VCO 輸出頻率 為800 MHz、1000 MHz、1200 MHz、1400 MHz、1600 MHz 時(shí)的上電鎖定時(shí)間相差不大。

表1 頻率區(qū)間以及區(qū)間中心頻率

圖4 各頻率下上電鎖定時(shí)間

頻率比較電路可通過比較時(shí)鐘周期來實(shí)現(xiàn)，當(dāng)VCO 輸出時(shí)鐘的周期小于設(shè)定頻率的周期時(shí)，即可認(rèn)為VCO 輸出時(shí)鐘頻率大于所設(shè)定頻率。圖5 所示為頻率比較電路的實(shí)現(xiàn)方式，其中CLKDIV2_N 為CLKIN 的2 分頻取反，CLKDIV2_DLY 為CLKIN2 分頻的延時(shí)，其延時(shí)的時(shí)間即為設(shè)定頻率的周期。當(dāng)CLKIN 的時(shí)鐘周期小于設(shè)定頻率的周期時(shí)，CLKDIV2_DLY 的上升沿將可以采到CLKDIV2_N 的高電平，這樣輸出PRECHANGEDONE 就會(huì)由低電平轉(zhuǎn)為高電平，VCTRL預(yù)充電操作完成。為了避免所加輔助電路在VCTRL預(yù)充電完成后對(duì)PLL 的正常工作產(chǎn)生影響，在頻率比較電路至PRECHARGEDONE 的輸出路徑中加入RS 觸發(fā)器，使得當(dāng)VCO 輸出頻率達(dá)到設(shè)定頻率時(shí)即可保持PRECHAGEDONE 信號(hào)處于高電平狀態(tài)，關(guān)斷VCTRL預(yù)充電電流，不影響PLL 的功能。

為了適應(yīng)寬頻率范圍PLL 的應(yīng)用，本文在頻率比較電路中做了延時(shí)可選配置，可根據(jù)輸出時(shí)鐘頻率選擇不同的延時(shí)值，實(shí)現(xiàn)寬頻率范圍PLL 的快速上電鎖定。圖6 為頻率比較電路波形示意圖，當(dāng)delay 值大于CLKIN 的周期T時(shí)，PRECHAGEDONE 信號(hào)由低電平轉(zhuǎn)為高電平，VCTRL的預(yù)充電操作完成。

圖5 頻率比較電路

4 仿真結(jié)果

本文基于UMC 28 nm 工藝，利用Cadence 公司仿真工具spectre 對(duì)PLL 整體電路進(jìn)行系統(tǒng)仿真。圖7為頻率比較器的仿真截圖，當(dāng)CLKDIV2_DLY 上升沿采到CLKDIV2_N 的高電平時(shí)，PRECHANGEDONE信號(hào)由低電平轉(zhuǎn)為高電平，預(yù)充電完成。

圖6 頻率比較電路波形

圖7 頻率比較器仿真截圖

圖8 為VCO 輸出頻率分別為800 MHz、1000 MHz、1200 MHz、1400 MHz、1600 MHz 時(shí)的VCTRL仿真截圖，可以看出不同VCO 輸出頻率下，VCTRL預(yù)充電達(dá)到的初始位置也不相同，符合圖4 中的設(shè)計(jì)目標(biāo)。

圖8 VCTRL 電壓仿真波形截圖

圖9 所示為本例PLL 在VCO 輸出頻率分別為800 MHz、1000 MHz、1200 MHz、1400 MHz、1600 MHz時(shí)的鎖定指示信號(hào)仿真截圖，表2 為各頻率下PLL 的鎖定時(shí)間仿真數(shù)據(jù)。從表2 中可以看出本例PLL 在800～1600 MHz 的寬頻率范圍下，鎖定時(shí)間范圍為1.68～2.29 μs，最大鎖定時(shí)間和最小鎖定時(shí)間僅相差0.61 μs，實(shí)現(xiàn)了寬頻率范圍下PLL 的快速鎖定。

表2 PLL 各頻率下鎖定時(shí)間仿真結(jié)果

5 結(jié)束語(yǔ)

本文介紹了一種寬頻率范圍電荷泵鎖相環(huán)的快速鎖定方法，通過在傳統(tǒng)電荷泵鎖相環(huán)里添加頻率比較電路，將寬頻率范圍拆分為若干個(gè)窄頻率范圍，并結(jié)合預(yù)充電電路來實(shí)現(xiàn)VCTRL的快速充電，可大大減小并均衡寬頻率范圍電荷泵鎖相環(huán)各頻率下的上電鎖定時(shí)間。本例PLL 在800～1600 MHz 的寬頻率范圍下，鎖定時(shí)間范圍為1.68～2.29 μs，最大鎖定時(shí)間和最小鎖定時(shí)間僅相差0.61 μs，實(shí)現(xiàn)了寬頻率范圍電荷泵鎖相環(huán)各頻率下的快速上電鎖定。