梁晨，范新剛，咸純醇，陳濱煒

（上海船舶電子設備研究所，上海 201108）

0 引言

在多通道采集系統(tǒng)中，受開關電源、高速時鐘、多路總線數據、高速控制信號等惡劣數字噪聲影響[1][2][3]，在采集系統(tǒng)同步工作時，高速大電流數字回路在低阻抗路徑中會產生誤差電壓及噪聲擺動[4][5]。在高增益模擬放大電路中將數字噪聲引入前端[6][7]，產生電噪聲干擾及電路震蕩[8]，對接收系統(tǒng)性能指標產生嚴重影響。

1 電噪聲產生原因

在多通道采集電路正常工作時，因模擬、數字工作電流經過接地阻抗環(huán)路會產生電噪聲，如圖1所示，無論是IA經過RA產生的模擬噪聲還是高頻數字邏輯信號產生的高頻電流ID經過RD產生的數字噪聲，直接影響著ADC性能指標[3]，通過鋪設連續(xù)低阻抗大面積接地層、區(qū)分隔離模擬與數字環(huán)路，只能盡量減少電噪聲及數字電流回路設計不合理而對模擬電路產生的誤差電壓及噪聲擺動。

圖1 模擬、數字電流返回路徑示意圖

ADC電路噪聲主要包括量化噪聲、電噪聲、隨機噪聲及諧波失真，其中電噪聲主要源于ADC內部和前端模擬電路，在帶寬輸入范圍內，驅動器產生的電噪聲會直接輸入至ADC前端，產生采集誤差，驅動器噪聲模型如圖2所示，差分放大出現的失衡現象也會產生共模分量誤差，影響采集精度。ADC采集電路內部結構如圖3所示，快速變化的數字電流通過內部阻抗產生電壓，經雜散電容CS耦合至模擬電路，同時時鐘、控制、總線等高速數字信號經數字接地層耦合至模擬電路，也直接將數字信號的高頻分量引入模擬前端，產生高頻噪聲及干擾。

圖2 ADC驅動器噪聲模型

圖3 ADC采集電路內部結構圖

2 電噪聲抑制措施

通過對系統(tǒng)電源、ADC輸入前端驅動器、電流回路噪聲耦合、數字信號干擾等原因引起的電噪聲進行分析，分別采取相應措施，從電路設計、接地隔離布局、濾波處理等方面，降低電噪聲對采集系統(tǒng)的性能影響。

2.1 電源設計

單路ADC采集電路結構如圖4所示，VA為模擬部分供電，環(huán)路電流IA流經模擬部分后接至AGND，VD為數字部分供電端，環(huán)路電流ID電流流經數字電路后返回至DGND，旁路電容可將高頻數字噪聲耦合至DGND。但多通道采集電路一般采用高效開關電源而非傳統(tǒng)LDO，因此模擬與數字電源都源于一套供電系統(tǒng)，在接入ADC電路時，需進行必要的高頻抑制處理，采集電路中AGND與DGND通過大面積鋪地直連在一起，統(tǒng)一接至AGND。ADC模擬電路的供電電源，同樣也是前端模擬電路噪聲的輸入源，所以在模擬電路電源設計上需要提高其電源抑制比（PSRR-ac），在接入電路之前需要進行必要的濾波處理，如典型的π型濾波，在接地和布局上需保證電源回路接地層完整且連續(xù)，電源輸出端和ADC供電端需增加去耦電容連接至模擬地。

圖4 ADC電路結構圖

2.2 驅動器設計

在ADC輸入端，通常利用差分輸入來抑制共模噪聲及干擾，擴展動態(tài)范圍，利用平衡信號提高性能。驅動器一般包括幅度縮放、單端轉差分、緩沖、共模失調調整、濾波等部分。其中基本的全差分電壓反饋ADC驅動器如圖5所示，幅度平衡作為兩個輸出幅度上匹配程度的指標，需精確匹配，相位平衡為兩輸出相位180°的差異，若輸出幅度與相位失衡會在輸出中存在共模分量。帶交流耦合輸入端的差分轉換器因輸入電容阻斷了直流反饋電流，造成放大器輸入處直流共模電壓等于直流輸出共模電壓，兩個反饋路徑均不含直流共模電流，功耗低于直流耦合驅動器。驅動器中量化噪聲是衡量隨機噪聲和諧波失真的一種參考方法，通過計算總輸出噪聲電壓密度可以與所選ADC的有效位ENOB進行比對，確保在理論設計上滿足采集系統(tǒng)需求。

圖5 全差分電壓反饋驅動器結構圖

2.3 接地設計

在單板卡ADC電路設計中，可簡單地劃分出數字地與模擬地，通過單點接地方式，從而達到將數字信號與模擬信號隔離的效果。但在多通道采集電路中，需要針對模擬與數字電路使用分離的接地層，在物理上分離較敏感的模擬電路與產生噪聲較多的數字電路，通過避免重疊將二者之間的高頻交流串擾與容性耦合降至最低。如附圖6所示，通過“星型”接地方式，將相互分離的數字接地層與模擬接地層通過母板構成相應的接地網絡，擴展延伸至多板卡、多系統(tǒng)網絡，最終在系統(tǒng)電源接地處完成系統(tǒng)接地點連接，模擬、數字接地層在PCB中應保證大面積敷銅，與電源的連接方式應保證具有足夠多的低阻抗線段進行緊密連接，如寬體銅質編織帶，從而獲得最小的感抗與阻值多條接地鏈路需滿足大面積且連續(xù)的低阻抗特性。

圖6 模擬與數字接地層分離方式

2.4 PCB布局設計

采集系統(tǒng)PCB布局設計需將系統(tǒng)中所有敏感區(qū)相互隔離，且盡量縮短信號路徑，將高電平模擬信號與低電平模擬信號隔離，且二者均遠離數字信號，防止不同信號相互干擾，降低系統(tǒng)噪聲，具體布局結構可參考圖7所示。此外對于系統(tǒng)采樣時鐘需特別注意其走線及返回路徑位置，盡量與數字、模擬系統(tǒng)隔離開，避免對模擬信號產生噪聲影響的同時還需防止數字電路對其產生影響。在多板卡系統(tǒng)中連接器上的信號應通過接地引腳相互分離，形成法拉第屏蔽效應，減少相互之間的耦合。

圖7 PCB結構布局示意圖

3 電噪聲測量

在多板卡采集系統(tǒng)的電噪聲測量中，主要測量采集系統(tǒng)在最大增益下的短路噪聲水平，以及電噪聲對各接收通道信號幅度、相位一致性影響。

3.1 最大增益下短路噪聲測量

短接系統(tǒng)輸入端，并將采集系統(tǒng)電路前端的模擬放大電路增益調至最大，增益調節(jié)時需觀察調理電路未出現震蕩現象，測量此時的系統(tǒng)電噪聲水平，具體步驟可參考附圖8，將最大增益下的多通道采集數據保存至數據記錄儀，后經計算機處理分析，并將最大增益下電噪聲的量化值減去放大電路固定增益和增益調節(jié)量，如下式所示，折算至輸入端。

圖8 最大增益下短路噪聲測量圖

短路噪聲 = 測量值 - 固定增益 – 增益調節(jié)量

3.2 短路噪聲頻譜測量

參照附圖8，短接系統(tǒng)輸入端，調節(jié)增益控制，將模擬放大電路增益調至設計額定值，此時可觀察到調理電路出現明顯的噪聲信號，測量此時的系統(tǒng)電噪聲水平，將額定增益下的多通道采集數據保存至數據記錄儀，后經計算機對各通道進行FFT處理，求得各通道頻帶范圍內頻譜大小，將頻帶范圍內各通道頻譜值累加可得出采集系統(tǒng)在帶寬范圍內噪聲頻譜分布情況。

3.3 幅度、相位一致性測量

利用信號源產生帶寬內單頻連續(xù)信號，灌入多通道采集系統(tǒng)模擬電路前端，設置固定增益大小，使信號放大至轉換器滿量程采集范圍內，通過記錄儀保存截取時間內的數據，在計算機中對各接收通道數據強度進行計算，對各通道之間的相位差進行計算。

圖9 幅度、相位一致性測量圖

4 電噪聲影響分析

對多通道采集系統(tǒng)電噪聲水平進行分析時，需從電源開關干擾，數字與模擬地串擾，時鐘信號、數據傳輸信號、控制信號等高速數字信號，對電路性能指標的影響進行分析，通過采取有效措施，降低系統(tǒng)電噪聲水平，提高抗干擾能力，保證采集系統(tǒng)設計的性能指標。

4.1 系統(tǒng)電源影響分析

受電源轉換效率及電路體積限制，開關電源正逐步替代線性電源，應用于更廣闊的領域范圍，但對于高頻電源噪聲的抑制性能往往影響了電源的實際使用。對于開關電源的定頻工作點，可針對性地將接收系統(tǒng)的頻帶范圍與開關電源工作頻率點拉開距離，采取π型濾波器對高頻開關噪聲進行濾波處理，通過分離模擬電路與數字電路供電系統(tǒng)，降低數字信號對模擬電路影響。對于第一奈奎斯特區(qū)，即二分之一采樣頻率，一般模數轉換器具有60dB（1mV/V）的電源抑制比，對照手冊中電源轉換器帶寬范圍內的噪聲密度，經60dB衰減后，需遠低于ADC底噪聲密度，而多通道采集系統(tǒng)的模數轉換器相互之間可以作為不相關的噪聲源來處理（平方和后求平方根），但多通道采集結果求和后擴大的動態(tài)范圍，卻降低了系統(tǒng)噪聲強度，故在設計時需進一步降低系統(tǒng)電源帶寬范圍內的噪聲強度。

4.2 模擬與數字接地方式影響分析

通常情況下，采用數字地與模擬地相互分離的方式，將ADC中AGND與DGND連接起來，且連接點為模擬接地層與數字接地層的交點，高噪聲數字電流通過數字電源流入數字接地層，返回數字電源形成環(huán)路，與電路板模擬部分隔離。但在多板卡復雜混合電路中，很難通過采用器件手冊的典型連接布局方式解決問題，對于低數字電流的混合器件，由于數字瞬態(tài)電流流入去耦電容與DGND間的環(huán)路，而未流經模擬接地層，模擬與數字接地層之間的噪聲雖然會降低數字接口上的噪聲裕量，但使用低阻抗數字接地層且保持在較低水平下，返回至系統(tǒng)電源接地點后，不會對系統(tǒng)性能造成不利影響間。但隨著接收通道增多，數字電源系統(tǒng)功率增大，相對少量的數字電流環(huán)路流經模擬接地層，產生的高頻信號串擾至模擬電路，會在采集前的模擬電路信號中增加高頻耦合量，例如在多路邏輯信號同時扇出時，產生的壓擺率約為30mA/ns的瞬態(tài)電流，在典型傳輸導線10nH電感量下，將產生300mV瞬時壓降信號。

4.3 高頻數字信號影響分析

多路采集通道在同步工作時，數字端口會在瞬時扇出較大電流，造成電路亞穩(wěn)態(tài)工作，在出現誤碼的同時，瞬時大電流流經匹配不連續(xù)區(qū)間處，會產生諧波及干擾，同時，采樣時鐘的定頻干擾和輻射噪聲始終貫穿于整個電路中，多通道間也會產生高頻串擾及耦合，影響ADC前端模擬電路，增大噪聲水平和失真度。因此在數字信號驅動設計時，需通過串聯匹配電阻，降低驅動電流，減少電路同時扇出時的電流沖擊，同時利用數據緩存器，可將轉換器數字線路與數據總線兩端噪聲隔離開，減小ADC輸入、輸出端驅動電流接地環(huán)路范圍，減少數字開關電流，降低耦合至ADC模擬前端電路的可能，ADC電源端去耦連接至模擬地，邏輯電路端應去耦連接至數字接地層。

5 總結

通過對多通道采集系統(tǒng)電源、驅動器、接地方式及PCB布局等方面進行分析，結合對系統(tǒng)最大增益下短路噪聲及頻譜分布進行測量的結果，分析開關電源、ADC時鐘信號，高速數字輸出信號的功率譜密度對系統(tǒng)噪聲的貢獻，從而找出影響系統(tǒng)噪聲水平的主要因素，有針對性地采取有效措施。此外通過對各通道幅度、相位一致性測量結果，結合各通道噪聲水平大小，可對采集系統(tǒng)的模擬、數字接地方式及PCB布局進行優(yōu)化，對接收系統(tǒng)中個別通道的性能短板進行定量分析，檢驗優(yōu)化效果。

電噪聲始終伴隨著電路系統(tǒng)，單路采集電路設計方法往往并不適用于多通道采集系統(tǒng)，高增益動態(tài)控制的模擬放大電路更易受到高頻數字信號的影響，對系統(tǒng)中所有輸入、輸出電源都應進行高頻與低頻去耦，必要時可串接鐵氧體磁珠吸收高頻噪聲分量，高速數字信號緩存及匹配電阻可減少數字電流環(huán)路面積和大小，“星型”接地方式往往比“多點”接地方式更適用于多通道采集系統(tǒng)，數字地與模擬地隔離區(qū)分設計時，可預留連接點，通過實際測試判斷哪種相連方式具有更加優(yōu)異的性能指標。