吳昊，黃煒

（模擬集成電路重點(diǎn)實(shí)驗(yàn)室，重慶 400060）

0 引言

VDMOS器件由于具有驅(qū)動功率低、開關(guān)速度快和大電流等特性，在航空、航天等極端環(huán)境下有著廣泛的應(yīng)用[1]。N溝道抗輻照功率VDMOS在整機(jī)電源系統(tǒng)中主要起著功率變換或功能轉(zhuǎn)換的作用，被廣泛地應(yīng)用于各個(gè)電子系統(tǒng)中。相比于同尺寸的平面VDMOS結(jié)構(gòu)，溝槽VDMOS能夠有效地消除JFET區(qū)，有著更小的導(dǎo)通電阻及更高的效率[2]。

在傳統(tǒng)的VDMOS器件生長過程中，先進(jìn)行溝槽的刻蝕，然后再進(jìn)行基區(qū)的摻雜和推阱，導(dǎo)致柵氧化層會經(jīng)歷高溫過程，大大地影響其特性。本文以60 V抗總劑量加固N(yùn)型VDMOS為例，說明了抗總劑量加固型VDMOS器件的設(shè)計(jì)流程和工藝方法。其中，采用先注入P型基區(qū)并高溫推阱，再進(jìn)行柵氧化層生長的工藝步驟，可以有效地避免柵氧化層生長后的高溫工藝，能提高柵氧化層質(zhì)量。同時(shí)，在保證柵源擊穿電壓的前提下，減小柵氧化層厚度，可減小輻射后引進(jìn)的陷阱電荷[3]。

1 輻照效應(yīng)

1.1 總劑量效應(yīng)

在太空等自然輻照環(huán)境中，影響功率VDMOS功能退化的主要因素是γ射線、X射線和高能重離子。半導(dǎo)體材料在γ射線和X射線的作用下，電子獲得輻照的部分能量而激發(fā)脫離原子束縛，留下帶單位正電荷的空穴。在器件處于工作情況下，激發(fā)產(chǎn)生的電子-空穴對在電場作用下分別向電源正、負(fù)極漂移，載流子運(yùn)動方向不一致，形成光電流。光電流會影響器件的工作狀態(tài)，干擾電路的正常工作，威脅系統(tǒng)的穩(wěn)定，且具有累積效應(yīng)。運(yùn)行于太空中的人造衛(wèi)星在經(jīng)過長時(shí)間的電離輻照后，系統(tǒng)中電子元器件的性能退化，電學(xué)參數(shù)漂移變化甚至使其功能失效，導(dǎo)致衛(wèi)星無法正常工作，嚴(yán)重地威脅衛(wèi)星的穩(wěn)定性和壽命。這種效應(yīng)被稱為總劑量輻射效應(yīng)。

總劑量輻射對VDMOS器件的影響主要在于閾值電壓漂移上，且主要有兩個(gè)方面的影響：由氧化層陷阱電荷引起的閾值電壓漂移ΔVot及由Si/SiO2界面態(tài)電荷引起的閾值電壓漂移ΔVit[4]。二者對閾值電壓的影響可由式（1）表示：

a）氧化層陷阱電荷

輻射作用于SiO2層產(chǎn)生電子-空穴對后，由于電子遷移率高，很快被遷出SiO2；而空穴的遷移率較低，一部分被SiO2中的深空穴陷阱俘獲形成氧化層陷阱電荷，并在SiO2中形成正電荷。這會導(dǎo)致無論N型或P型VDMOS，在總劑量輻照后閾值電壓總是向負(fù)向漂移：

式（2）中：ΔNot——氧化層凈陷阱電荷密度。

b）Si/SiO2界面態(tài)電荷

運(yùn)輸?shù)絊i/SiO2表面的空穴經(jīng)過一系列較為復(fù)雜的作用后，產(chǎn)生界面態(tài)電荷[5-6]。這些電荷使N型VDMOS器件的閾值電壓發(fā)生正向漂移，而使P型VDMOS器件的閾值電壓發(fā)生負(fù)向漂移。

總劑量輻射為累積型輻射，由于界面態(tài)捕獲的界面陷阱電荷隨著輻射時(shí)間的增加占據(jù)主導(dǎo)作用，因此P型VDMOS的閾值電壓為單調(diào)負(fù)向漂移，而N型VDMOS的閾值電壓先負(fù)向漂移后正向漂移。對于N型VDMOS，若不進(jìn)行抗輻射加固設(shè)計(jì)，則可能導(dǎo)致器件閾值電壓漂移到0 V以下，使器件開關(guān)不受控。

1.2 單粒子效應(yīng)

高能單粒子在入射半導(dǎo)體器件時(shí)，會對器件造成損傷或擾動，功率VDMOS的單粒子效應(yīng)主要有單粒子燒毀（SEB）和單粒子?xùn)糯⊿EGR）現(xiàn)象。

一個(gè)N型VDMOS器件元胞結(jié)構(gòu)的剖面圖如圖1所示，N+源區(qū)、P-Body基區(qū)和外延層構(gòu)成內(nèi)在的寄生三極管。器件在正常的關(guān)斷狀態(tài)下，寄生三極管不會導(dǎo)通；但當(dāng)有高能粒子穿透源漏產(chǎn)生大量的電子空穴對的時(shí)候，會在源漏耗盡層中電場作用下形成漂移電流，電流密度較高，使得源漏電流大大地増加。源漏電流橫向穿過P-Body基區(qū)時(shí)會產(chǎn)生一定的電壓降Vp-drop，當(dāng)Vp-drop大于一個(gè)PN結(jié)導(dǎo)通電壓時(shí)（對于硅材料來說大約為0.7 V），寄生三極管因發(fā)射結(jié)正偏而導(dǎo)通，N+區(qū)發(fā)射電子到基區(qū)使電流繼續(xù)增大。與此同時(shí)，寄生三極管導(dǎo)通后功率VDMOS管壓降迅速地下降，功率VDMOS進(jìn)入負(fù)阻階段，電流持續(xù)增長直到發(fā)生器件局部過熱（電流密度過大）、器件因發(fā)生二次擊穿而燒毀。功率VDMOS由于輻射環(huán)境產(chǎn)生寄生三極管導(dǎo)通、出現(xiàn)二次擊穿而導(dǎo)致器件燒毀永久失效的現(xiàn)象，通常被稱為單粒子燒毀（SEB）。

圖1 VDMOS中寄生三極管的基極電流示意圖

當(dāng)單粒子入射在N型VDMOS器件的柵極區(qū)域時(shí)，高能粒子穿透柵結(jié)構(gòu)進(jìn)入襯底。一方面在粒子穿透柵結(jié)構(gòu)時(shí)，晶格對粒子的核阻止會對柵氧化層和外延層材料造成一定的硬損傷，所謂硬損傷是指物理結(jié)構(gòu)上的永久性損傷，使柵絕緣介質(zhì)層質(zhì)量下降，導(dǎo)致其臨界擊穿電場減小；另一方面在漂移區(qū)內(nèi)沿粒子入射徑跡產(chǎn)生大量電子-空穴對，N型VDMOS的漏電極接高電位，產(chǎn)生方向向上的電場，該電場使電子向下漂移并最終被漏電極收集；空穴則向上漂移，到達(dá)Si/SiO2界面并積累?？昭ǖ姆e累將使柵氧化層處的電場迅速地增大，當(dāng)電場值達(dá)到柵氧臨界擊穿電場以上時(shí)，柵絕緣介質(zhì)會被擊穿，造成器件的永久失效。這就是單粒子?xùn)糯┈F(xiàn)象（SEGR）。

2 抗輻射加固設(shè)計(jì)

2.1 元胞設(shè)計(jì)

擊穿電壓VGS與外延摻雜濃度N的關(guān)系為：

以72 V為擊穿電壓仿真要求，外延選擇硼摻雜，選擇電阻率為0.6～1Ω·cm，厚度為6～12μm的外延片。

相比于平面VDMOS器件，溝槽VDMOS器件中有效地消除了JFET區(qū)電阻，則其導(dǎo)通電阻由幾個(gè)物理部分組成：源極接觸電阻Rcs、源區(qū)體電阻Rbs、溝道區(qū)電阻Rch、積累層電阻Ra、外延層電阻Repi和襯底電阻Rbd，以及漏極接觸電阻Rcd。導(dǎo)通電阻Ron可表示為：

一般而言，Rcs和Rcd都是金屬與半導(dǎo)體接觸處的等效電阻，阻值極小，可以忽略，源區(qū)摻雜濃度和襯底摻雜濃度較高，則Rbs和Rbd也可忽略。則溝槽VDMOS的Ron主要由Rch+Ra+Repi3個(gè)部分組成。

在外延材料摻雜電阻率和厚度已定的情況下，Repi已確定，需要優(yōu)化Rch和Ra。這兩個(gè)部分主要由溝槽的寬度和深度決定。溝槽深度過深時(shí)，會減小外延區(qū)厚度，降低器件耐壓；溝槽深度過淺時(shí)，會使基區(qū)推阱深度過深，破壞器件結(jié)構(gòu)。在考慮到工藝最小尺寸時(shí)，我們選擇的溝槽寬度為0.3μm，元胞寬度為1.2μm。

器件元胞結(jié)構(gòu)仿真圖如圖2所示。

圖2 器件元胞結(jié)構(gòu)仿真圖

2.2 抗總劑量加固設(shè)計(jì)

基于電離輻照對VDMOS器件的影響機(jī)理，在對抗輻照加固N(yùn)型VDMOS器件進(jìn)行設(shè)計(jì)時(shí)，在存在P環(huán)的結(jié)構(gòu)上方覆蓋盡量薄的場氧化層，在柵氧化層的制作工藝上盡量使用較薄的氧化層，為了保證Si/SiO2界面態(tài)足夠小，在柵氧的制作溫度、氣氛的選擇，以及后續(xù)退貨溫度和氣氛的選擇上，進(jìn)行了設(shè)計(jì)和優(yōu)化。

傳統(tǒng)方法是通過減薄柵氧化層厚度來減少其電荷-空穴對數(shù)量，從而提高其抗總劑量能力[7-8]。除了減薄柵氧化層厚度之外，本器件還在工藝步驟上進(jìn)行了優(yōu)化，主要采取了以下措施。

a）采用先摻雜基區(qū)并高溫推阱，再生長柵氧的后柵氧工藝，避免了柵氧生長之后的高溫過程的熱應(yīng)力對其的影響。

b）嚴(yán)格控制柵氧生長氣氛，在介質(zhì)生長退火過程中用惰性氣體替代氮?dú)庾鐾嘶饸怏w，減小Si-H和Si-OH鍵的濃度；并加入一定的氯氣，減小介質(zhì)層的局部應(yīng)力。

c）提高場氧注入劑量，使器件的場區(qū)邊緣濃度大幅度地增加，大大地抑制電離輻射過程中的表面空間正電荷對器件漏電造成的影響。

2.3 抗單粒子加固設(shè)計(jì)

2.3.1 抗單粒子燒毀（SEB）加固設(shè)計(jì)

在設(shè)計(jì)上，我們通過以下措施來進(jìn)行優(yōu)化。

a）在版圖設(shè)計(jì)上，減小寄生三極管發(fā)射極區(qū)面積，從而達(dá)到降低寄生NPN管放大系數(shù)的目的。

b）在工藝設(shè)計(jì)上，對于N型VDMOS，適當(dāng)?shù)卦黾覲阱的注入劑量可以提升P基區(qū)的摻雜濃度，降低寄生三極管的基區(qū)電阻，從而降低功率VDMOS的SEB敏感度；對于P溝功率VDMOS，適當(dāng)?shù)卦黾覰阱的注入劑量。

c）工藝設(shè)計(jì)上，還可以降低源區(qū)的摻雜濃度，降低寄生BJT的發(fā)射結(jié)發(fā)射效率，提升功率VDMOS的SEB安全電壓。

d）外延材料設(shè)計(jì)上，SEB是由雪崩倍增效引起，可以在高摻襯底與低摻雜外延層之間形成一個(gè)緩沖過渡區(qū)，能有效地降低在寄生三極管電流倍增過程中，襯底和外延層之間的電場強(qiáng)度和電流密度，達(dá)到抑制寄生三極管開啟的作用。

2.3.2 抗單粒子?xùn)糯⊿EGR）加固設(shè)計(jì)

功率VDMOS的柵極區(qū)下面是最容易發(fā)生單粒子?xùn)糯┑牟课?，一方面，柵下面器件表面電場的峰值位于柵氧化層下方區(qū)域，強(qiáng)電場將使碰撞電離率增大產(chǎn)生更多的電子空穴對；另一方面，柵下面入射碰撞電離產(chǎn)生的空穴在基區(qū)的漂移路徑最長，電阻最大。

用圖3所示的單粒子?xùn)糯┑刃щ娐穲D進(jìn)行定性描述影響單粒子?xùn)糯┑囊蛩?，CIS表示溝槽下面的電容，代表儲存空穴的能力，RS表示空穴沿Si/SiO2界面的漂移電流，I（f）t模擬輻射產(chǎn)生的空穴沿離子入射路徑漂移至Si/SiO2界面的漂移電流。RC時(shí)間常數(shù)越小，放電能力更強(qiáng)，能夠降低功率VDMOS的單粒子?xùn)糯┟舾卸取?/p>

圖3 單粒子?xùn)糯┑刃щ娐穲D

從上面的分析來看，我們通過以下措施來提高抗單粒子?xùn)糯┑哪芰Α?/p>

a）版圖設(shè)計(jì)上，從降低溝槽寬度來減小上述等效電容。隨著溝槽寬度的增加，柵氧化層中心電場的輻射響應(yīng)增強(qiáng)，功率VDMOS對單粒子?xùn)糯┬?yīng)更加敏感。因此，器件設(shè)計(jì)時(shí)可以通過減小溝槽寬度來降低VDMOS的單粒子?xùn)糯┟舾卸?，但這會引起導(dǎo)通電阻略微增加。

b）在工藝流程和結(jié)構(gòu)設(shè)計(jì)上，可以在溝槽下方留下較厚的氧化層來提升N型VDMOS的抗單粒子輻照的加固能力。使用如圖4所示的結(jié)構(gòu)，可以大大地降低功率VDMOS器件的柵漏電容，減小器件的延遲時(shí)間。此結(jié)構(gòu)具有3重優(yōu)勢：1）可以提高器件發(fā)生SEGR的LET閾值；2）可以降低器件的柵漏電容；3）可以降低器件的導(dǎo)通電阻約10%。另外，由于相同厚度Si3N4的擊穿電壓較SiO2的擊穿電壓高，采用SiO2+Si3N4復(fù)合柵結(jié)構(gòu)有利于提高N型VDMOS器件的SEGR發(fā)生閾值。

圖4 提升單粒子?xùn)糯┙Y(jié)構(gòu)圖

3 測試結(jié)果

經(jīng)設(shè)計(jì)、生產(chǎn)并封裝后的產(chǎn)品，其輻照前的常態(tài)電參數(shù)如表1所示。100 krad（Si）總劑量輻照后的部分電參數(shù)如表2所示。

表1 輻照前常態(tài)電參數(shù)(T A=25℃)

表2 100 krad(Si)總劑量輻照后的電參數(shù)(T A=25℃)

從表1中可以看出，該N型抗輻射加固60 V產(chǎn)品常態(tài)測試值為66.5 V，閾值電壓為3.6 V，漏源泄漏電流為0.2μA。表2中，在100 krad（Si）總劑量輻照后，器件漏源擊穿電壓的測試值為66.4 V，閾值電壓為2.3 V，漏源泄漏電流為0.5μA。該總劑量試驗(yàn)于中物院進(jìn)行，輻照源為鈷60γ，輻照劑量率為50 rad（Si）/s。

單粒子試驗(yàn)安全工作區(qū)如圖5所示，該試驗(yàn)于近物所進(jìn)行，輻射粒子為Ta，LET閾值為81.4 MeV·cm2/mg。

圖5 單粒子安全工作區(qū)

4 結(jié)束語

本文介紹了一款60 V的N型抗輻射加固型VDMOS器件設(shè)計(jì)方法并進(jìn)行了流片驗(yàn)證，采用抗輻射加固工藝等方法，有效地提高了器件的抗總劑量和抗單粒子效應(yīng)能力。該器件在100 krad（Si）總劑量的輻照下，漏源擊穿電壓漂移-0.1 V，閾值電壓漂移-1.3 V，說明該器件有抗100 krad（Si）總劑量輻照的能力。同時(shí)給出了LET值為81.4 MeV·cm2/mg的單粒子效應(yīng)安全工作區(qū)。