韋素芬，陳紅霞，李詩(shī)勤，黃長(zhǎng)斌，劉 璟

(1.集美大學(xué)海洋信息工程學(xué)院，福建 廈門 361021；2.瑞芯微電子股份有限公司，福建 福州 350003)

0 引言

延續(xù)摩爾定律(More Moore)仍是當(dāng)今集成電路技術(shù)發(fā)展的主要方向之一[1-2]。UTBB-SOI MOSFET不但具備傳統(tǒng)FD-SOI MOSFET電流驅(qū)動(dòng)能力高、消除kink效應(yīng)等諸多優(yōu)點(diǎn)；而且相比傳統(tǒng)FD-SOI MOSFET來(lái)說(shuō)，UTBB-SOI MOSFET還有更陡峭的亞閾值斜率[3]、更出色的短溝效應(yīng)抑制能力、更顯著的背柵對(duì)閾值電壓和電流的調(diào)控能力[4]、更強(qiáng)的抗輻射能力、更好的耐高溫性能。因此在延續(xù)摩爾定律時(shí)代，在高速、低壓低功耗納米集成電路應(yīng)用中，具備出色的發(fā)展與應(yīng)用前景[5]。

閾值電壓是MOS器件解析模型中的重要模型參量，對(duì)器件的直流特性、頻率特性和開(kāi)關(guān)特性等具有重要影響。一直以來(lái)，從傳統(tǒng)FD-SOI器件[6-7]到UTBB-SOI器件[8]，閾值電壓模型一直是國(guó)內(nèi)外的研究熱點(diǎn)。目前，大多數(shù)關(guān)于UTBB-SOI MOSFET的研究都假設(shè)雜質(zhì)在超薄體區(qū)均勻分布，然而無(wú)論是對(duì)于長(zhǎng)溝重?fù)诫s的器件，還是短溝輕摻雜或極輕摻雜的器件，這樣的假設(shè)與實(shí)際工藝步驟之后產(chǎn)生的器件雜質(zhì)分布特性都不相吻合，尤其是對(duì)于體區(qū)輕摻雜的UTBB-SOI器件而言，減少摻雜濃度的目的不僅是為了提高遷移率，也是為了盡量減小摻雜濃度不均勻?qū)τ谄骷娞匦缘挠绊?。但，即使摻雜濃度降低到了1014～1015cm-3數(shù)量級(jí)，摻雜濃度的輕微不均勻特性仍會(huì)對(duì)納米器件特性產(chǎn)生不可忽略的影響[9]。溝道非均勻摻雜對(duì)器件特性的影響隨著尺寸的縮小而更顯著。因此，研究體區(qū)雜質(zhì)非均勻摻雜對(duì)器件閾值電壓的影響有著重要的實(shí)際意義。

1 縱向離子注入及快速熱退火與高斯函數(shù)的對(duì)比

n溝UTBB-SOI MOSFET器件結(jié)構(gòu)如圖1所示。x軸方向?yàn)檠卦?溝道界面的垂直方向，y軸方向?yàn)檠貣?柵氧化層界面的水平方向；toxf、tsi、toxb、tsub、xd_sub是柵氧層、硅膜、埋氧層、襯底的厚度及襯底內(nèi)耗盡層深度；L為溝道長(zhǎng)度；NSD為源漏區(qū)摻雜濃度，NB(x)為硅膜摻雜濃度，NSub為襯底摻雜濃度；VD、VS、VG、VSub分別為漏、源、柵、襯底偏置電壓；器件的源端接地。在模擬時(shí)假設(shè)：n+型源漏區(qū)雜質(zhì)呈均勻分布，p型襯底雜質(zhì)呈均勻分布，輕摻雜p型硅膜內(nèi)雜質(zhì)呈橫向(y軸方向)均勻分布。

本研究的UTBB-SOI MOSFET的超薄硅膜基于智能剝離(smart-cut)技術(shù)形成。將器件厚度定為：tsi為8～25 nm；toxb為10～30 nm；toxf為1～3 nm。p型襯底摻雜濃度為1×1017cm-3，源區(qū)與漏區(qū)摻雜濃度為2×1020cm-3。對(duì)UTBB-SOI MOSFET來(lái)說(shuō)，硅膜通常采用輕摻雜。為使得輕摻雜UTBB-SOI MOSFET的p型硅膜內(nèi)的雜質(zhì)分布與實(shí)際工藝相符，基于實(shí)際輕摻雜時(shí)硼注入的劑量和能量，先進(jìn)行縱向無(wú)晶圓自轉(zhuǎn)的硼離子注入，后繼一次快速熱退火。使用工藝模擬軟件Sentaurus Process對(duì)以上工藝步驟進(jìn)行模擬，對(duì)所形成器件硅膜內(nèi)的雜質(zhì)縱向分布規(guī)律進(jìn)行曲線化擬合和分析。工藝模擬與曲線擬合結(jié)果分別如圖2所示。

在工藝仿真分析UTBB-SOI MOSFET的摻雜特性變化時(shí)，固定柵氧與埋氧厚度：toxf=2 nm，toxb=30 nm；改變硅膜厚度：tsi=8 nm，tsi=25 nm。針對(duì)這兩種不同硅膜厚度，分別調(diào)整硼注入的劑量和能量，進(jìn)行四次縱向離子注入，以產(chǎn)生不同的摻雜分布特性，硅膜內(nèi)的平均摻雜濃度保持在1014～1015cm-3數(shù)量級(jí)。每次離子注入均有后繼一次2 s的快速熱退火。在圖2中，離散點(diǎn)為工藝仿真軟件Sentaurus Process所計(jì)算出的縱向雜質(zhì)分布點(diǎn)，實(shí)線為對(duì)應(yīng)離散點(diǎn)圖形采用Origin工具所擬合的高斯函數(shù)NB(x)，其表達(dá)式為：

NB(x)=Np·exp[-((x-R)/σ)2/2](toxf≤x≤toxf+tsi)。

(1)

其中：R為高斯函數(shù)平均投影射程(nm)；Np為高斯函數(shù)峰值(cm-3)；σ為高斯函數(shù)標(biāo)準(zhǔn)差(nm)。從圖2可看出：采用垂直于溝道方向無(wú)晶圓自轉(zhuǎn)的一次離子注入，之后再配合一次快速熱退火，在硅膜內(nèi)所形成的雜質(zhì)在水平方向呈均勻分布，在垂直方向分布規(guī)律與高斯函數(shù)一致。因此，在本文的仿真和分析中，采用式(1)的高斯函數(shù)NB(x)表征輕摻雜硅膜內(nèi)的雜質(zhì)分布。

2 基于虛擬陰極的閾值電壓的定義與推導(dǎo)

2.1 基于虛擬陰極的閾值電壓的定義

對(duì)短溝道輕摻雜、極輕摻雜和非摻雜UTBB-SOI MOSFET，閾值電壓定義不再基于長(zhǎng)溝重?fù)诫s器件閾值電壓關(guān)系式中加入修正項(xiàng)，而是引入虛擬陰極的概念來(lái)定義閾值電壓。虛擬陰極是指正、背柵電壓作用下硅膜內(nèi)電勢(shì)最小值所在的位置。在雜質(zhì)縱向非均勻分布的情況下，虛擬陰極位置并不一定位于硅膜的正、背表面，而是有可能位于硅膜的內(nèi)部[10-11]。

對(duì)于納米輕摻雜UTBB-SOI MOSFET，由溝道表面勢(shì)最小值等于兩倍體費(fèi)米勢(shì)得到閾值電壓的計(jì)算方法被認(rèn)為不再準(zhǔn)確[12-13]。為定義短溝輕摻雜器件閾值電壓，引入虛擬陰極的概念。Fasarakis[8]提出：以衡量?jī)?nèi)部虛擬陰極點(diǎn)反型載流子濃度來(lái)定義閾值電壓。當(dāng)虛擬陰極(即：電勢(shì)最小值處)的反型載流子濃度等于襯底深處摻雜平坦處多數(shù)載流子數(shù)目時(shí)，這時(shí)的柵源電壓稱為閾值電壓。但是硅膜內(nèi)部虛擬陰極準(zhǔn)確位置的計(jì)算過(guò)程極其復(fù)雜，在閾值電壓模型建立過(guò)程中若采用求解硅膜內(nèi)部虛擬陰極點(diǎn)的電勢(shì)值(即：反型載流子濃度大小)來(lái)判斷是否達(dá)到閾值電壓，其工程應(yīng)用性會(huì)受很大局限。

2.2 基于虛擬陰極的閾值電壓的推導(dǎo)

硅膜內(nèi)電勢(shì)最小值所在的位置稱為“虛擬陰極”。在本研究中用到了兩個(gè)虛擬陰極的概念。一個(gè)是基于文獻(xiàn)[14-15]的近似：假設(shè)正、背柵電壓分別對(duì)應(yīng)的虛擬陰極就位于正、背表面，稱為“表面虛擬陰極”，即正、背表面電勢(shì)最小值所在位置；另一個(gè)是指Fasarakis等[8]與Karatsori等[16]提出的將位于硅膜內(nèi)部的電勢(shì)最小值的位置稱為“內(nèi)部虛擬陰極”。在本文閾值電壓模型推導(dǎo)中使用了“表面虛擬陰極”和“內(nèi)部虛擬陰極”這兩個(gè)概念，并采用“表面虛擬陰極”的y坐標(biāo)近似地表征“內(nèi)部虛擬陰極”的y坐標(biāo)。對(duì)于輕摻雜硅膜內(nèi)雜質(zhì)縱向高斯分布的UTBB-SOI MOSFET，其正、背柵控制的二維電勢(shì)分布函數(shù)模型φ(x,y)采用Wei等[17]所提出的基于分離變量求解得到的硅膜內(nèi)的二維電勢(shì)分布函數(shù)的表達(dá)式。定義(taxf,ymin_SF)為正表面虛擬陰極坐標(biāo)， (taxf+tsi,ymin_SB)為背表面虛擬陰極坐標(biāo)。正、背表面虛擬陰極的y坐標(biāo)可通過(guò)分別將正、背表面勢(shì)函數(shù)對(duì)y求導(dǎo)數(shù)得到。

(2)

(3)

根據(jù)基于虛擬陰極的電荷面密度法閾值電壓的定義，還需要襯底深處摻雜平坦處多數(shù)載流子電荷面密度QTH。本研究中器件的襯底為超薄硅膜，在硅膜縱向摻雜不平坦，遵循高斯分布NB(x)。因此，以基于高斯函數(shù)縱向均值的平均摻雜濃度來(lái)計(jì)算QTH：

(4)

(5)

(6)

正、背柵控制的雜質(zhì)縱向高斯分布的UTBB-SOI MOSFET的閾值電壓VTH為：

VTH=min(VTHF,VTHB)。

(7)

3 閾值電壓的仿真驗(yàn)證

閾值電壓是由器件參數(shù)決定的，反映雜質(zhì)縱向高斯分布的非均勻摻雜UTBB-SOI MOSFET各器件參數(shù)對(duì)閾值電壓的影響趨勢(shì)，并可驗(yàn)證模型的正確性。本研究利用式(7)所求得的閾值解析模型，對(duì)不同的器件參數(shù)Np、R、σ、toxf、tsi、toxb以及不同VSub條件下，閾值電壓隨溝道長(zhǎng)度的變化關(guān)系進(jìn)行了計(jì)算與分析；還就不同溝道長(zhǎng)度下，閾值電壓隨VSub的變化關(guān)系進(jìn)行了計(jì)算與分析；接著，利用器件數(shù)值仿真軟件Sentaurus Device進(jìn)行數(shù)值模擬，基于數(shù)值仿真得出的器件轉(zhuǎn)移特性曲線，采用最大跨導(dǎo)法提取器件的閾值電壓，對(duì)比模型所得閾值，進(jìn)行分析和驗(yàn)證。

在閾值電壓的器件仿真過(guò)程中所分析的器件是UTBB結(jié)構(gòu)，仿真所采用的物理學(xué)模型為：載流子的輸運(yùn)模型采用“Drift-Diffusion”模型；載流子的摻雜采用“Fermi-Dirac” 模型；載流子的產(chǎn)生-復(fù)合采用 “SRH and Auger Recombination Models”； 載流子的遷移率采用“Enormal Mobility Model”；仿真中計(jì)入的禁帶寬度變窄效應(yīng)“band-gap narrowing effects”；通過(guò)設(shè)置MLDA 選項(xiàng)，考慮了體區(qū)的界面態(tài)效應(yīng)。應(yīng)強(qiáng)調(diào)的是：本研究中器件溝道長(zhǎng)度的范圍為22～100 nm。由于溝道長(zhǎng)度大于22 nm，故在閾值電壓模型中未引入量子效應(yīng)修正項(xiàng)。

圖3～8的分析中，VDS=0.05 V，VSub=0 V。圖3～5給出在不同的柵氧層厚度、硅膜厚度、埋氧層厚度情況下，閾值電壓隨溝道長(zhǎng)度變化曲線的改變趨勢(shì)。雜質(zhì)縱向高斯分布函數(shù)的峰值Np=9.48×1014cm-3，平均投影射程R=15.75 nm，標(biāo)準(zhǔn)差σ=4.62 nm。

圖3給出toxf改變時(shí)閾值電壓隨溝道長(zhǎng)度變化的關(guān)系曲線。在改變toxf時(shí)，固定tsi=15 nm、toxb=20 nm。從圖3可以看出：1)在同一個(gè)溝道長(zhǎng)度節(jié)點(diǎn)上，閾值電壓隨著柵氧層厚度的減小而相應(yīng)減小。2)不論toxf為何值，當(dāng)溝道長(zhǎng)度減少時(shí)閾值電壓都減少。相較而言，當(dāng)柵氧層相對(duì)較薄的時(shí)候，閾值電壓隨溝道長(zhǎng)度減小而減小的趨勢(shì)更加急??；當(dāng)柵氧層變得略厚時(shí)，若溝道長(zhǎng)度變短，閾值電壓減小的趨勢(shì)會(huì)變得緩慢一些。這是因?yàn)楦〉臇叛趸瘜訉?duì)于溝道電荷的控制能力更強(qiáng)，對(duì)閾值電壓的調(diào)控更靈敏。正是由于這個(gè)原因，當(dāng)溝道長(zhǎng)度變短時(shí)，UTBB-SOI MOSFET工藝的柵氧層也會(huì)比較薄。

圖4為硅膜厚度的改變對(duì)于閾值電壓隨溝道長(zhǎng)度變化特性的影響。在改變tsi時(shí)，固定toxf=2 nm、toxb=20 nm。在同一個(gè)溝道長(zhǎng)度的節(jié)點(diǎn)上，閾值電壓隨著硅膜厚度的增大而減少。因此，硅膜厚度減小相當(dāng)于減小體硅器件的結(jié)深，對(duì)于短溝效應(yīng)的抑制效果就越佳，這正是將體區(qū)減薄的主要原因。

圖5為埋氧層厚度的改變對(duì)于閾值電壓隨溝道長(zhǎng)度改變特性的影響。改變toxb時(shí)，固定toxf=2 nm、tsi=15 nm。由圖5可見(jiàn)：閾值電壓隨著埋氧層厚度的減少而增大；而且，埋氧層的厚度越薄，在納米溝道的范圍內(nèi)，閾值電壓隨溝道長(zhǎng)度的減少而減少的趨勢(shì)相對(duì)越平緩。由此可以看出，減薄埋氧層的厚度，可以在一定程度上減少源、漏與襯底之間的耦合[15-16]，因此可以更好地抑制短溝效應(yīng)。這也是將埋氧區(qū)減薄的原因。

圖6～8給出了當(dāng)雜質(zhì)縱向高斯摻雜特性改變時(shí)，閾值電壓隨溝道長(zhǎng)度變化曲線的改變趨勢(shì)。固定toxf=2 nm，tsi=15 nm，toxb=20 nm。圖6為在不同高斯峰值的條件下，閾值電壓隨溝道長(zhǎng)度而改變的特性曲線的變化趨勢(shì)。在改變Np時(shí)，固定R=15.75 nm，σ=4.62 nm。由圖6可看出：1) 高斯峰值越大，溝道中雜質(zhì)整體摻雜濃度越大，因此，在各溝道長(zhǎng)度節(jié)點(diǎn)上閾值電壓值也就相應(yīng)地越大，在這一點(diǎn)上和雜質(zhì)均勻分布時(shí)一致；2)隨峰值增加，整體摻雜濃度增加，閾值電壓漂移(threshold roll-off)會(huì)略微減緩。

圖7為在不同的高斯平均投影射程的情況下，閾值電壓隨溝道長(zhǎng)度而改變的特性曲線的變化趨勢(shì)。在改變高斯分布函數(shù)的平均投影射程時(shí)，固定Np=9.48×1014cm-3、σ=4.62 nm。當(dāng)R越接近硅膜縱向的中心(tsi/2)時(shí)，硅膜內(nèi)整體的摻雜濃度越高，閾值電壓越大。當(dāng)R>(tsi/2)時(shí)，高斯分布函數(shù)的峰值會(huì)更接近硅膜的背表面，這使得硅膜正表面至硅膜中心線的整個(gè)硅膜上半部分的平均摻雜濃度比硅膜下半部分的平均摻雜濃度低，造成硅膜正表面閾值電壓小于背表面閾值電壓(VTHFVTHB)，即，背表面的反型溝道會(huì)率先形成。因此，由閾值電壓模型公式(7)可得，硅膜背表面閾值電壓VTHB將成為器件的閾值電壓VTH。

與上面相類似的情況還體現(xiàn)在高斯標(biāo)準(zhǔn)差σ的改變對(duì)于閾值電壓隨溝道長(zhǎng)度變化的影響上，圖8展示了在不同高斯標(biāo)準(zhǔn)差的條件下，閾值電壓隨溝道長(zhǎng)度而改變其特性曲線的變化趨勢(shì)。在改變?chǔ)視r(shí)，固定Np=9.48×1014cm-3，R=15.75 nm。當(dāng)σ增大時(shí)，硅膜內(nèi)每一個(gè)位置的摻雜濃度都會(huì)減少(除了峰值濃度固定不變以外)，即溝道中雜質(zhì)的整體摻雜濃度減少，因此，在各個(gè)溝道長(zhǎng)度節(jié)點(diǎn)上閾值電壓值也就相應(yīng)地增大，在這一點(diǎn)上和雜質(zhì)均勻分布的特性仍是一致的。

圖9～10分析襯源偏壓對(duì)于閾值電壓的影響。其中，VDS=0.05 V，Np=9.48×1014cm-3，R=15.75 nm，σ=4.62 nm，toxf=2 nm，tsi=18 nm，toxb=20 nm。圖9對(duì)比了不同的VGS與VSub偏電對(duì)于閾值電壓隨溝道長(zhǎng)度改變的趨勢(shì)。當(dāng)VGS=0.8 V，VSub=0 V時(shí)，硅膜正表面率先形成反型溝道，正表面閾值電壓是器件的閾值電壓；當(dāng)VGS=0.8 V，VSub=1.5 V時(shí)，硅膜背表面率先形成反型溝道，背表面閾值電壓是器件的閾值電壓。

由圖9可見(jiàn)，器件在不同正、背柵壓的控制之下，閾值電壓值變化很大。因此，由于埋氧層厚度的減薄，UTBB-SOI MOSFET可利用調(diào)整背柵壓的方式實(shí)現(xiàn)對(duì)閾值電壓動(dòng)態(tài)、有效的調(diào)制。

圖10展示了當(dāng)器件溝道長(zhǎng)度L分別為22 nm、40 nm、70 nm時(shí)，閾值電壓隨襯源偏壓VSub而改變的曲線?？煽闯觯簾o(wú)論溝道長(zhǎng)度等于22 nm、40 nm，還是70 nm，隨著VSub從-7 V增大到+1 V，閾值電壓都呈現(xiàn)出線性減小的關(guān)系，而且三種溝道器件的曲線的線性度都比較好；隨著溝道長(zhǎng)度減少，曲線的線性度會(huì)略微變差一點(diǎn)。這說(shuō)明在VSub的影響下，硅膜的背界面形成反型溝道時(shí)，影響背溝道的短溝效應(yīng)不是很明顯。

由圖3～10可得出結(jié)論：在改變雜質(zhì)縱向分布高斯函數(shù)特性、改變器件厚度、改變襯源偏壓的情況下，基于“虛擬陰極的電荷面密度法”對(duì)于閾值電壓的定義，推導(dǎo)得出的閾值電壓模型計(jì)算值與Sentaurus Device器件模擬值基本吻合。

4 結(jié)論

首先，基于形成輕摻雜超薄體的實(shí)際硼注入劑量和能量，利用工藝仿真工具，驗(yàn)證了縱向離子注入后經(jīng)快速熱退火所得到的雜質(zhì)分布符合高斯函數(shù)特性。然后，針對(duì)雜質(zhì)縱向高斯分布的UTBB-SOI MOSFET，采用“虛擬陰極的電荷面密度法”對(duì)于閾值電壓的定義，對(duì)超薄硅膜內(nèi)雜質(zhì)縱向高斯分布的UTBB-SOI MOSFET，推導(dǎo)出閾值電壓解析模型。利用該模型計(jì)算了不同器件參數(shù)(高斯摻雜平均投影射程、高斯標(biāo)準(zhǔn)差、高斯摻雜峰值濃度、柵氧厚度、硅膜厚度、埋氧厚度)，以及在不同的襯源偏壓的條件下，器件閾值電壓隨溝道長(zhǎng)度的變化關(guān)系。最后，分析在不同的溝道長(zhǎng)度下，器件閾值電壓隨襯源偏壓的變化關(guān)系，模型計(jì)算值與Sentaurus Device數(shù)值仿真有良好的一致性。

本文所研究的硅膜內(nèi)雜質(zhì)縱向高斯分布是基于現(xiàn)行實(shí)際工藝步驟得到的真實(shí)分布規(guī)律。基于高斯分布推導(dǎo)出的閾值電壓模型公式，不但具備工程應(yīng)用實(shí)際意義，而且求解模型的方法可以進(jìn)一步應(yīng)用到硅膜內(nèi)具有更復(fù)雜摻雜特性的UTBB-SOI MOSFET器件上；更重要的是，在閾值電壓的計(jì)算中融入了雜質(zhì)高斯分布的影響，考慮高斯分布對(duì)于器件“虛擬陰極”位置的影響，在求解虛擬陰極的位置時(shí)，采取了合理的近似。這樣既保證了模型的準(zhǔn)確性，又兼顧了模型的工程實(shí)用性。