李明煜 呂 樂(lè)

（中國(guó)航天科工防御技術(shù)研究試驗(yàn)中心 北京 100854）

1 引言

在可靠性要求較高的行業(yè)，電參數(shù)可靠性分析研究至關(guān)重要［1-2］。集成運(yùn)放因其具有成本低、動(dòng)態(tài)范圍寬和高可靠性的優(yōu)點(diǎn)，被廣泛用于各種模擬應(yīng)用領(lǐng)域［3～4］，目前有較多運(yùn)放自身電路設(shè)計(jì)的研究［5～8］，但對(duì)運(yùn)放可靠性測(cè)試方法綜述類的文章較少［9～13］。

本文較為全面地梳理運(yùn)放典型參數(shù)測(cè)試方法。從運(yùn)放環(huán)測(cè)試原理出發(fā)，結(jié)合模擬電路原理［14～15］對(duì)比分析國(guó)內(nèi)外多個(gè)測(cè)試機(jī)臺(tái)電壓反饋型運(yùn)放板卡的設(shè)計(jì)，給出電壓反饋型運(yùn)放通用測(cè)試電路，并對(duì)單/多運(yùn)放、單/雙電源下十余項(xiàng)靜態(tài)、動(dòng)態(tài)參數(shù)測(cè)試目的、測(cè)試原理、測(cè)試方法及調(diào)試方法進(jìn)行梳理總結(jié)。最后基于本文所述測(cè)試方法編寫程序，通過(guò)設(shè)計(jì)一款適用于某型號(hào)ATE的運(yùn)放環(huán)電路對(duì)比配套運(yùn)放環(huán)，對(duì)AD公司較為復(fù)雜的高速雙電源、雙運(yùn)放AD8066ARZ進(jìn)行電參數(shù)測(cè)試，驗(yàn)證本文設(shè)計(jì)方法的正確性。本文的研究對(duì)從事運(yùn)放可靠性測(cè)試及測(cè)試電路設(shè)計(jì)的工作者具有一定的指導(dǎo)意義。

2 運(yùn)放測(cè)試電路模型

2.1 運(yùn)放基本測(cè)試模型

圖1為運(yùn)放環(huán)電路抽象通用模型。圖中，DUT代表被測(cè)運(yùn)放，AMP代表輔助運(yùn)放。多運(yùn)放測(cè)試時(shí)通過(guò)繼電器切入待測(cè)運(yùn)放逐一測(cè)試。八個(gè)繼電器來(lái)切換待測(cè)運(yùn)放，其中每?jī)蓚€(gè)繼電器，分別對(duì)應(yīng)1-4運(yùn)放接入狀態(tài)。采樣電阻RM組為RI擋、VIN輸入源設(shè)置。波形發(fā)生器AWG、時(shí)間測(cè)量單元OTMU測(cè)SR用。運(yùn)放供電源VS組為DUT、AMP供電源及表，測(cè)試每個(gè)參數(shù)都使用。K測(cè)試電路切換開(kāi)關(guān)，選擇開(kāi)環(huán)/閉環(huán)/輔助運(yùn)放閉環(huán)測(cè)試電路。負(fù)載電阻RL及負(fù)載電源VL擋為輸出負(fù)載及VO條件設(shè)置。

圖1 運(yùn)放環(huán)基本模型

2.2 測(cè)試設(shè)備硬件資源

運(yùn)放測(cè)試電路需要用到的供電源及電表由測(cè)試設(shè)備提供。測(cè)試 VOS、IB、IOS、AVO、CMRR、PSRR、IS、SR、VO、IO電參數(shù)需要4個(gè)電壓源供電V+、V-、Vs、VL，2個(gè)電壓表測(cè)AMP輸出端、VOUT端，3個(gè)電流表測(cè)V+、V-、VOUT。電源類ATE設(shè)備每個(gè)測(cè)試通道通常包含四象限，即一個(gè)通道可設(shè)置為電壓/流源、電壓/流表。因此需至少7個(gè)測(cè)試通道。

在使用不同測(cè)試設(shè)備時(shí)，需要根據(jù)測(cè)試設(shè)備硬件資源分配測(cè)試通道給運(yùn)放環(huán)。本文以某型號(hào)ATE為例進(jìn)行測(cè)試端口配置，主要用到硬件資源為模擬單元APU12（12個(gè)APU通道）。

表1 APU資源

2.3 調(diào)試注意事項(xiàng)

1）測(cè)試順序

一般先測(cè)試VOS，VOS穩(wěn)定后再調(diào)試其他參數(shù)。IS一般放置最后測(cè)試。

2）單雙電源時(shí)測(cè)試參數(shù)區(qū)別

（1）雙電源測(cè) PSRR+、PSRR-，單電源只測(cè)PSRR同PSRR+；

（2）雙電源設(shè)VO=0，單電源VO為0～Vs范圍內(nèi)某值，典型值一般為1.4V。

3）單、多運(yùn)放時(shí)測(cè)試參數(shù)區(qū)別

（1）電源靜態(tài)電流IS，僅設(shè)置一個(gè)測(cè)試通道；

（2）多運(yùn)放采用的是并聯(lián)供電方式。通常根據(jù)芯片數(shù)據(jù)手冊(cè)參數(shù)表中IS項(xiàng)卡線表達(dá)方式不同分別設(shè)置，若為per或者/Amplifier時(shí)指每個(gè)運(yùn)放的靜態(tài)電流，此時(shí)運(yùn)放個(gè)數(shù)為乘積系數(shù)。若為both/all時(shí)指所有運(yùn)放的靜態(tài)電流值系數(shù)為1。

4）源表量程設(shè)

（1）量程調(diào)為最接近設(shè)置值的。壓擺率較低SR<1V/μs時(shí)，選擇相應(yīng)低量程uS擋測(cè)試。且輸出采樣幅度 ≤輸入階躍幅度*G；

（2）為保護(hù)運(yùn)放，通常設(shè)置輸出電壓嵌位值，在測(cè)試IB、IOS時(shí)，測(cè)量電壓量程設(shè)置需要考慮采樣電阻*被測(cè)電流*環(huán)路增益 ≤輸出電壓嵌位值。

3 運(yùn)放電參數(shù)測(cè)試原理

3.1 輔助運(yùn)放閉環(huán)測(cè)試參數(shù)

VOS、IOS、IB、AVO、CMRR、PSRR、IS參數(shù)采用輔助運(yùn)放閉環(huán)電路進(jìn)行測(cè)試。圖中VMEAS為電壓表測(cè)量值，VOUT為待測(cè)運(yùn)放輸出值，g_loop=為環(huán)路增益。

圖2 輔助運(yùn)放閉環(huán)電路

輔助運(yùn)放閉環(huán)測(cè)試電路［16～17］所測(cè)參數(shù)是以VOS為基本測(cè)量單元的，VOS值很小，最大的也只有幾十毫伏。測(cè)量結(jié)果容易受噪聲影響。必須通過(guò)輔助運(yùn)放使被測(cè)運(yùn)放DUT構(gòu)成閉環(huán)，避免由于儀器測(cè)量精度限制影響結(jié)果精確度。通過(guò)測(cè)量輔助運(yùn)放輸出端電壓，利用電阻分壓，得到相應(yīng)測(cè)試參數(shù)值，輔助運(yùn)放形式是積分器，一般通過(guò)調(diào)節(jié)積分器的電容值，來(lái)調(diào)節(jié)環(huán)路穩(wěn)定性。容值越大，越穩(wěn)定，但是測(cè)試時(shí)間會(huì)越長(zhǎng)。

3.1.1 輸入失調(diào)電壓VOS

VOS是輸出直流電壓為零時(shí)輸入的直流電壓。所有輔助閉環(huán)測(cè)試參數(shù)的基礎(chǔ)，后面的參數(shù)的計(jì)算都是以VOS為基本測(cè)量值計(jì)算（計(jì)算過(guò)程中都涉及 VOS，但是 AVO、PSRR、CMRR 計(jì)算過(guò)程中VOS被消掉）。

測(cè)試時(shí)，K1，K2繼電器吸合。

3.1.2 輸入偏置電流IOS，輸入失調(diào)電流IB

IB+、IB-為由于工藝上兩個(gè)管子的不完全匹配，造成的兩個(gè)管子Q1和Q2的基極電流的差別，就是輸入的失調(diào)電流。測(cè)試時(shí)，需要設(shè)置采樣電阻。

其中采樣電阻阻值、環(huán)路放大倍數(shù)、待測(cè)運(yùn)放電流值之間乘積要小于輸出電壓嵌位值。需要合理選擇采樣電阻阻值、環(huán)路放大倍數(shù)值。當(dāng)電流為pA級(jí)時(shí)要適當(dāng)增加測(cè)量延時(shí)，有些測(cè)試設(shè)備在測(cè)量微弱電流值時(shí)，電阻采樣精度達(dá)不到采用電容法采樣測(cè)量。

測(cè)試時(shí)，K1繼電器吸合，K2繼電器斷開(kāi)，測(cè)量IB+，K2繼電器吸合，K1繼電器斷開(kāi)，測(cè)IB-。

3.1.3 開(kāi)環(huán)電壓增益AVO

AVO為在不具負(fù)反饋情況下（開(kāi)環(huán)路狀況下），運(yùn)算放大器的放大倍數(shù)。開(kāi)環(huán)增益大于110dB的要適當(dāng)增加延時(shí)。

測(cè)試時(shí)，K1，K2繼電器吸合，分別設(shè)置Vout1，Vout2。

3.1.4 共模抑制比CMRR

CMRR是兩次共模電壓下差模增益與共模增益的比值之差。它的測(cè)試有兩種方法，分為共模輸入法、變電源法。當(dāng)運(yùn)放輸入端固定接地時(shí)需要使用變電源法。

圖3 變電源法

共模電源法測(cè)試方法為DUT正端與地之間接Vcm，V+=V-=Vcm；例：Vs=5V，Vcm=+1～+4。則設(shè)置Vcm1=+1，Vcm2=+4，單電源VO=0V。

圖4 共模電壓法

變電源法測(cè)試方法為正負(fù)Vs+Vcm。變電源法需滿足公式：

1）Vs+-Vs-恒定等于測(cè)試條件Vs之差；

2）Vs1=Vs-Vcm1，Vs2=Vs-Vcm2；

例：Vs=5V，Vcm=+1～+4。則設(shè)置等效為Vcm=+1 時(shí)，設(shè) Vs1+=5-1=4，Vs1-=0-1=-1，Vout1=（Vs1++Vs1-）/2=（4-1）/2=1.5。同理等效為 Vcm=+4 時(shí)。Vs2+=1，Vs2-=-4，Vo2=-1.5

其中，Vcm指共模電壓，運(yùn)放的兩個(gè)輸入引腳電壓的平均值，Vs為運(yùn)放供電電源值。Vout為運(yùn)放輸出。

測(cè)試時(shí)，K1，K2繼電器吸合，設(shè)置兩個(gè)Vcm，得到

3.1.5 電源電壓抑制比PSRR

PSRR為把電源的輸入與輸出看作獨(dú)立的信號(hào)源時(shí)，輸入（供電電源Vs）與輸出的紋波比值。單位電源電壓變化引起的輸入失調(diào)電壓的變化率。雙電源分為PSRR+，PSRR-，單電源的為PSRR。PSRR=20log｛［ripple（in）/ripple（out）］｝。

測(cè)試時(shí)，K1，K2繼電器吸合，設(shè)置兩個(gè)Vs值，得到

3.1.6 靜態(tài)電源電流IS

IS為在指定電源電壓下器件消耗的靜態(tài)電流，通常定義在空載情況下。單電源器件只測(cè)IS+=IS。

測(cè)量時(shí)，設(shè)置Vo，測(cè)試Vs端電流即為IS。

3.2 自身閉環(huán)測(cè)試參數(shù)

SR參數(shù)采用自身閉環(huán)電路進(jìn)行測(cè)試。

圖5 自身閉環(huán)測(cè)試電路

SR為變化率，是一個(gè)動(dòng)態(tài)參數(shù)，與穩(wěn)態(tài)值直流誤差無(wú)關(guān)。且由誤差所引起的偏差與實(shí)際測(cè)量值相比數(shù)量級(jí)相差較大可忽略不計(jì)。根據(jù)數(shù)據(jù)手冊(cè)中測(cè)試條件G的值設(shè)置閉環(huán)電路環(huán)路增益進(jìn)行測(cè)量。

SR為輸入端施加規(guī)定的大信號(hào)階躍脈沖電壓時(shí)，輸出電壓隨時(shí)間的最大變化率。運(yùn)算放大器輸出電壓的轉(zhuǎn)換速率，反映運(yùn)算放大器在速度方面的指標(biāo)，也稱轉(zhuǎn)換速率，是高速運(yùn)放的重要指標(biāo)。

測(cè)試時(shí)，給輸入一個(gè)方波跳變，Vout=G*Vin，輸入范圍根據(jù)手冊(cè)測(cè)試條件Step設(shè)置，輸出采樣范圍設(shè)置根據(jù)關(guān)系式設(shè)置，輸出采樣范圍/G≤輸入階躍幅度，計(jì)算SR。

3.3 開(kāi)環(huán)測(cè)試參數(shù)

VO、IO參數(shù)采用開(kāi)環(huán)測(cè)試電路進(jìn)行測(cè)試（也可采用閉環(huán)測(cè)試電路測(cè)試）。

VO、IO測(cè)的是電壓、電流輸出最大擺幅。根據(jù)開(kāi)環(huán)關(guān)系，VO=Aod*Vin，通過(guò)輸入大于線性區(qū)閾值（幾十uV級(jí)別）的輸入電壓［9］。利用輸出電壓非線性區(qū)特性測(cè)最大擺幅。通常設(shè)Vin=0.5V，測(cè)VO、IO。

圖6 開(kāi)環(huán)測(cè)試電路

VO、IO是輸出信號(hào)不發(fā)生箝位的條件下能夠達(dá)到的最大電壓、電流擺幅的峰值，一般定義在特定的負(fù)載電阻和電源電壓下。VOH、IOH測(cè)最小值，VOL、IOL測(cè)最大值。

測(cè)試時(shí)，根據(jù)測(cè)試條件設(shè)置負(fù)載電阻及負(fù)載電壓，測(cè)量DUT輸出電壓即為VO、IO。

4 實(shí)驗(yàn)驗(yàn)證

為了驗(yàn)證前述方法的正確性，根據(jù)前述模型設(shè)計(jì)運(yùn)放環(huán)電路板及適配器，并根據(jù)前述運(yùn)放測(cè)試方法編寫測(cè)試程序。選擇測(cè)試設(shè)備配套的運(yùn)放環(huán)與本文設(shè)計(jì)的運(yùn)放環(huán)對(duì)VOS、IB、IOS、AVO、CMRR、PSRR、IS、SR、VO進(jìn)行電參數(shù)可靠性測(cè)試對(duì)比實(shí)驗(yàn)。為避免測(cè)試結(jié)果的偶然性，選取1只TI公司的高速運(yùn)放AD8066ARZ作為待測(cè)芯片進(jìn)行20次測(cè)試，記錄每次測(cè)試結(jié)果。測(cè)試條件為常溫下，Vs=±5V。

表2 AD8066ARZ電特性

經(jīng)過(guò)分析對(duì)比圖7～圖16各參數(shù)測(cè)試數(shù)據(jù)，得到結(jié)論：本文設(shè)計(jì)的運(yùn)放環(huán)與測(cè)試設(shè)備配套的運(yùn)放環(huán)測(cè)試結(jié)果基本一致，該設(shè)計(jì)具有正確性。

圖7 VOS參數(shù)折線圖

圖8 IB參數(shù)折線圖

圖9 IOS參數(shù)折線圖

圖10 AVO參數(shù)折線圖

圖11 CMRR+參數(shù)折線圖

圖12 PSRR+參數(shù)折線圖

圖13 IS參數(shù)折線圖

圖14 SR+參數(shù)折線圖

圖15 VOH參數(shù)折線圖

圖16 VOL參數(shù)折線圖

5 結(jié)語(yǔ)

本文給出了運(yùn)放測(cè)試電路模型和電參數(shù)調(diào)試方法，對(duì)運(yùn)放電參數(shù)測(cè)試電路分類梳理，總結(jié)了輔助運(yùn)放測(cè)試電路、自身閉環(huán)測(cè)試電路、自身開(kāi)環(huán)測(cè)試電路測(cè)試原理，并給出各電參數(shù)計(jì)算公式和測(cè)試方法；設(shè)計(jì)某型號(hào)ATE的運(yùn)放環(huán)硬件電路，并通過(guò)和配套運(yùn)放環(huán)的對(duì)比實(shí)驗(yàn)，驗(yàn)證了本文運(yùn)放設(shè)計(jì)方法的正確性。