張 冰，揣榮巖，楊宇新，張 賀，李 新

(沈陽工業(yè)大學(xué)信息科學(xué)與工程學(xué)院，遼寧沈陽 110870)

0 引言

隨著信息技術(shù)和物聯(lián)網(wǎng)技術(shù)的快速發(fā)展，對微型傳感器的需求不斷增加[1]，相較于壓阻式壓力傳感器，MEMS電容式壓力傳感器具有靈敏度高、功耗低、溫度特性好等優(yōu)勢[2-4]，因此在電子、航空航天、生物醫(yī)療等領(lǐng)域得以廣泛應(yīng)用[5-6]。這些領(lǐng)域的待測壓力值通常都比較小，均在一個大氣壓(101.325 kPa) 以下，要對如此微小的壓力實現(xiàn)準(zhǔn)確測量，不僅需要保證傳感器具有很高的靈敏度，還對其線性度和線性范圍有著很高的要求。

MEMS電容式壓力傳感器通常采用平行板電容器結(jié)構(gòu)，主要由可動極板，固定極板和介質(zhì)層組成，可以工作在非接觸模式和接觸模式下[7-8]。工作在非接觸模式下的電容式壓力傳感器，可動極板受力發(fā)生形變使得2個極板間有效間隙發(fā)生改變，但可動極板與固定極板始終保持一定距離，這種非接觸式的電容式壓力傳感器的靈敏度不高，且線性范圍小，具有嚴(yán)重的非線性[9]。而接觸式電容壓力傳感器，在工作范圍內(nèi)，允許可動極板與固定極板上的絕緣層接觸，通過接觸面積的改變來實現(xiàn)對壓力的測量，由接觸面積引起電容值的變化要遠(yuǎn)大于由極板間隙對電容值的影響，因此相較于非接觸電容式壓力傳感器，接觸電容式壓力傳感器具有更高的靈敏度和更好的線性[7-10]。但受結(jié)構(gòu)尺寸的影響，接觸電容式傳感器隨加載壓力產(chǎn)生線性形變對應(yīng)的壓力范圍比較小，存在線性度與靈敏度矛盾突出的缺點，限制了其應(yīng)用與開發(fā)。

在接觸式電容壓力敏感結(jié)構(gòu)基礎(chǔ)上，為提高電容式壓力傳感器的性能，研究人員提出了一些新型結(jié)構(gòu)，如雙凹槽結(jié)構(gòu)的接觸式壓力傳感結(jié)構(gòu)[11]，基于緩沖塊的電容傳感結(jié)構(gòu)[12]和底部電極凸球冠形狀的接觸電容壓力傳感結(jié)構(gòu)[13]，但這些結(jié)構(gòu)復(fù)雜，工藝難度大，很難實現(xiàn)批量化生產(chǎn)。

為此，針對目前MEMS電容式壓力敏感結(jié)構(gòu)中存在的一些問題，本文對聯(lián)動薄膜電容式壓力敏感結(jié)構(gòu)[14](capacitive pressure sensitive structure with linkage film，CPSSLF)進(jìn)行研究和實驗試制，在結(jié)構(gòu)中利用可動的下極板來替代接觸電容式壓力敏感結(jié)構(gòu)中不可動的下極板，同時采用帶有殘余壓應(yīng)力的感壓上極板，有效擴(kuò)大線性響應(yīng)范圍并提高線性度，并且通過將7個壓力敏感結(jié)構(gòu)并聯(lián)的方式，解決壓力傳感器靈敏度和線性度之間的矛盾。

1 結(jié)構(gòu)設(shè)計和理論分析

1.1 結(jié)構(gòu)和工作原理

圖1為聯(lián)動薄膜電容式壓力敏感結(jié)構(gòu)示意圖，主要由襯底、一對可動的電極板、密封腔體、介質(zhì)層和鈍化層構(gòu)成。當(dāng)有壓力作用于上極板時，上極板因受力發(fā)生彎曲形變，隨著壓力的增大，上極板會與下極板上的介質(zhì)層接觸，當(dāng)壓力繼續(xù)增大時，由于下極板也是可動的感壓結(jié)構(gòu)，極板間的接觸實現(xiàn)力的傳遞，使得下極板也發(fā)生彎曲形變，并隨著上極板的運動而運動，從而調(diào)節(jié)上極板的形變狀態(tài)，形成聯(lián)動的效果，如圖1(b)所示。這種聯(lián)動薄膜電容式壓力敏感結(jié)構(gòu)可使電容值的增長速率變得穩(wěn)定，因此可以擴(kuò)大傳感器的線性工作區(qū)域范圍，提高線性度。

(a)無壓力作用時，CPSSLF示意圖

由圖1可知，整個感壓上極板是一個由3層薄膜復(fù)合而成的多層膜結(jié)構(gòu)，其中鈍化層位于上電極的上方，用于對整個結(jié)構(gòu)進(jìn)行保護(hù)，以此來提高傳感芯片的可靠性能；介質(zhì)層位于上電極的下方，以確保在接觸模式下2個電極板始終絕緣。當(dāng)加工這種多層膜時，由于生長環(huán)境和后處理工藝的影響，導(dǎo)致薄膜中不可避免地會存在殘余應(yīng)力[15]，而殘余應(yīng)力不僅會使得薄膜的機(jī)械性能發(fā)生改變，薄膜彎曲程度變化，還會導(dǎo)致壓力敏感結(jié)構(gòu)的輸出存在差異。相較于無應(yīng)力的感壓上極板，當(dāng)感壓上極板中存在壓縮的殘余應(yīng)力時，具有更好的線性響應(yīng)，可進(jìn)一步擴(kuò)大線性工作范圍[16]。

為提高靈敏度，實際試制的壓力敏感芯片采用圖2中的設(shè)計，為7個半徑為110 μm的基本單元并聯(lián)在同一塊芯片區(qū)域內(nèi)。

圖2 聯(lián)動薄膜電容式壓力敏感芯片示意圖

1.2 理論分析

對于圖1所示的壓力敏感結(jié)構(gòu)，總電容(C)由可動極板構(gòu)成的腔體電容(Ccavity)、腔體外圍的邊緣電容(Cedge)和寄生電容(Cpara)并聯(lián)而成。寄生電容主要由上下極板邊緣之外分布的電場引起的電容，由于兩平行極板的間距遠(yuǎn)遠(yuǎn)小于極板直徑，極板間電容值要遠(yuǎn)大于寄生電容值，因此寄生電容可以忽略。則電容滿足下式：

C=Ccavity+Cedge

(1)

根據(jù)高斯數(shù)值積分，可以得到當(dāng)感壓上極板受到壓力作用時，2個電極之間的電容Ccavity如式(2)所示[14]：

(2)

式中：ε0為真空介電常數(shù)；εa為真空的相對介電常數(shù)；εi為介質(zhì)層的相對介電常數(shù)；g1為上腔體高度；t1為介質(zhì)層厚度；w1(r)為位于上極板半徑為r的圓周(0

由于在極板邊緣存在支撐結(jié)構(gòu)，邊緣電容對加載壓力為非敏感電容，在整個受力過程中始終保持恒定，因此：

(3)

式中：A為邊緣極板間覆蓋的有效面積；d為邊緣極板間間距，d=g1+t1。

(4)

對于非接觸模式下的感壓上極板，這里采用簡化計算方法，將三層薄膜的楊氏模量和泊松比等效為一種材料的特性，因此可以得到存在殘余內(nèi)應(yīng)力的上極板中心處的撓度為[16]：

(5)

D由式(6)求得：

(6)

式中：E為楊氏模量；v為泊松比。

基于有限元方法對圖1所示的壓力敏感結(jié)構(gòu)進(jìn)行分析，所使用的材料及結(jié)構(gòu)參數(shù)如表1所示。圖3為-80 MPa預(yù)應(yīng)力和無內(nèi)應(yīng)力的感壓上極板中心處位移與加載壓力的關(guān)系。由圖3可以看出，在相同壓力下，-80 MPa預(yù)應(yīng)力的感壓上極板中心處的位移要大于無內(nèi)應(yīng)力的感壓上極板中心處的位移，說明相較于無內(nèi)應(yīng)力的感壓上極板，存在壓應(yīng)力的感壓上極板會變得更軟，受到相同壓力時的位移更大，因此可以與下極板更早接觸。由圖3可知，當(dāng)-80 MPa預(yù)應(yīng)力的感壓上極板的位移等于腔體高度(0.6 μm)時，2個極板開始接觸，此時對感壓上極板所施加的壓力為10 kPa，即接觸壓力為10 kPa，而無內(nèi)應(yīng)力的感壓上極板的接觸壓力為30 kPa。

表1 CPSSLF的結(jié)構(gòu)參數(shù) μm

圖3 CPSSLF的感壓上極板無內(nèi)應(yīng)力和存在預(yù)應(yīng)力時，上極板中心處位移與壓力的關(guān)系

圖4為CPSSLF的感壓上極板無內(nèi)應(yīng)力和存在-80MPa預(yù)應(yīng)力時，輸出電容與壓力之間的關(guān)系，從圖4可以看出，相較于無內(nèi)應(yīng)力的壓力敏感結(jié)構(gòu)，-80MPa預(yù)應(yīng)力的壓力敏感結(jié)構(gòu)的輸出電容會更早進(jìn)入線性，可以提前近20kPa，并且線性區(qū)的壓力范圍沒有減小。雖然，無內(nèi)應(yīng)力的壓力敏感結(jié)構(gòu)，通過減小上極板的厚度，也可以實現(xiàn)上、下2個極板早接觸，但是，這種方法會使得線性壓力工作范圍大大減小，無法滿足設(shè)計要求。

圖4 CPSSLF的感壓上極板無內(nèi)應(yīng)力和存在預(yù)應(yīng)力時，輸出電容與壓力的關(guān)系

2 工藝設(shè)計

所設(shè)計的聯(lián)動薄膜電容式壓力敏感結(jié)構(gòu)采用SOI材料(SOI A和SOI B)，并利用干法刻蝕和硅硅直接鍵合技術(shù)相結(jié)合的方法進(jìn)行制備。主要工藝步驟如下：

(1)在雙面拋光的單晶硅襯底上干法刻蝕形成凹槽，深度為5 μm，并熱氧化一層1 μm厚的SiO2絕緣層，如圖5(a)所示；

(2)首先對襯底和SOI A 依次進(jìn)行常規(guī)的標(biāo)準(zhǔn)清洗和兆聲清洗以去除有機(jī)物、顆粒等雜質(zhì)，然后通過鍵合設(shè)備(EVG 510)，在真空條件下(真空度約為7.5×10-4mbar，1 bar=100 kPa)將SOI A頂層硅一側(cè)與襯底硅進(jìn)行預(yù)鍵合，之后在氧氣氛圍下進(jìn)行高溫鍵合(溫度為1 100 ℃，時間2 h)，從而形成封閉真空的下腔體，如圖5(b)所示；

(3)采用化學(xué)機(jī)械拋光對鍵合片的正面進(jìn)行減薄，至原SOI的襯底硅剩余20 μm，然后通過濕法腐蝕將原SOI A的襯底硅去除干凈，再干法刻蝕出腔體結(jié)構(gòu)，如圖5(c)所示；

(4)對SOI B硅片進(jìn)行熱氧化，在SOI B硅片頂層硅表面形成一層0.3 μm厚的氧化膜來作為絕緣介質(zhì)層，如圖5(d)所示；

(5)與第一次鍵合工藝相似，在清洗SOI B與鍵合片之后，通過鍵合設(shè)備在真空中將倒置的SOI B 與鍵合片進(jìn)行預(yù)鍵合，然后進(jìn)行高溫鍵合，完成第二次鍵合工藝，實現(xiàn)上腔體的真空密封，如圖5(e)所示；

(6)將原SOI B的襯底硅和氧化層去除干凈，僅留下原SOI B的頂層硅薄膜作為上極板，如圖5(f)所示；

(7)分別刻蝕出上極板和下極板的形狀，如圖5(g)所示；

(8)利用等離子體增強(qiáng)化學(xué)氣相淀積(PECVD)沉積一層500 nm厚的二氧化硅薄膜作為鈍化層，該步驟中沉積溫度為400 ℃，等離子體的射頻功率為350 W，反應(yīng)氣體的氣體流量控制在約60～70 mL/min，然后進(jìn)行退火(條件為1 150 ℃下退火60 min)，最終沉積得到所需殘余應(yīng)力的二氧化硅薄膜。再利用光刻技術(shù)對鈍化層進(jìn)行光刻形成引線孔，蒸鋁并光刻形成金屬布線，即可完成芯片制作，如圖5(h)所示。

圖5 主要工藝步驟

所試制的壓力敏感芯片樣品如圖6所示，該芯片由7個如圖1所示的基本單元并聯(lián)構(gòu)成。圖6(a)為封裝后的樣品芯片，圖6(b)為劃片后壓力敏感芯片，尺寸為1.3 mm×1.4 mm，在顯微鏡下可以觀察到光的干涉圖像(即牛頓環(huán))，如圖6(c)所示，表明該樣品在一個標(biāo)準(zhǔn)大氣壓下完全密封，并且處于接觸模式。

(a)芯片封裝

3 測試

在室溫條件下，對壓力敏感芯片樣品進(jìn)行測量。測試設(shè)備如圖7所示，主要包括：密封腔、真空泵、數(shù)字壓力控制器和電容測試儀。將封裝好的壓力敏感芯片樣品放置于密封腔內(nèi)，電容測試儀(KEITHLEY3330 LCZ METER)與密封腔上的接線柱相連，打開真空泵對腔體緩慢抽氣，通過數(shù)字壓力控制器(CPC 6000)控制腔內(nèi)壓力，將一定大小的壓力加載到壓力敏感芯片的樣品上開始測量。

圖7 壓力敏感芯片測試試驗臺

量程為80 kPa的壓力敏感芯片測試結(jié)果如圖8所示，當(dāng)壓力從0.01 kPa增加到80 kPa時，電容從13.89 pF增加到20.01 pF。 圖8中輸出電容與壓力的關(guān)系曲線可劃分為4個區(qū)域(非接觸區(qū)、過渡區(qū)、線性區(qū)和飽和區(qū))。當(dāng)壓力在0～10 kPa之間時，上極板不與下極板發(fā)生接觸，此時輸出電容存在嚴(yán)重的非線性，芯片處于非接觸區(qū)；當(dāng)壓力為10 kPa時，上極板與下極板絕緣接觸，之后便進(jìn)入短暫的過渡區(qū)(10～20 kPa)，此區(qū)域是向線性響應(yīng)轉(zhuǎn)變的過程，輸出電容仍為非線性；當(dāng)壓力繼續(xù)增加時，輸出電容開始線性增長，進(jìn)入線性區(qū)，但是即使是在線性區(qū)，當(dāng)選取的壓力范圍不同時，非線性度也會不同，當(dāng)壓力在20～64 kPa范圍內(nèi)時，電容-壓力曲線接近線性，非線性度為3.1%，靈敏度為0.057 pF/kPa；當(dāng)壓力大于64 kPa時，隨著壓力的繼續(xù)增大，由于2個極板的接觸面積的增加速率會受到尺寸的限制，電容的增長速率逐漸減緩，非線性度不斷增加，芯片進(jìn)入飽和區(qū)。通過控制壓力源將壓力從0.01 kPa增加到80 kPa，然后又從80 kPa減小到0.01 kPa，以此來測量壓力敏感芯片的遲滯，測量得到的遲滯約為2.6%。

圖8 測量得到的輸出電容和壓力的關(guān)系

4 討論

由圖8可知，壓力敏感芯片的測量初始電容為13.89 pF，高于圖4中仿真的初始電容0.59 pF，這是由于圖4中的電容-壓力曲線是單個壓力敏感結(jié)構(gòu)的腔體電容與壓力的關(guān)系，而實際測量的壓力敏感芯片的電容(Cchip)是由7個腔體電容(Ccavity)和邊緣電容(Cedge)并聯(lián)構(gòu)成，即：

Cchip=7Ccavity+Cedge

(7)

當(dāng)考慮以上因素并結(jié)合感壓上極板中存在的殘余應(yīng)力進(jìn)行仿真分析時，仿真結(jié)果就可以與實驗結(jié)果較好的匹配，如圖9所示，仿真與實際的滿量程誤差小于3%。

圖9 有限元仿真得到的電容-壓力特性曲線和測試得到的電容-壓力曲線對比

5 結(jié)論

對于本文提出并制作的聯(lián)動薄膜電容式壓力敏感芯片，通過采用帶有殘余壓應(yīng)力的感壓上膜片，使得壓力敏感結(jié)構(gòu)具有更大的線性工作范圍和更好的線性輸出。通過將7個壓力敏感結(jié)構(gòu)并聯(lián)的方式，改善壓力傳感器靈敏度和線性度之間的矛盾，實現(xiàn)了性能的綜合提升。采用SOI硅片結(jié)合硅硅直接鍵合的技術(shù)進(jìn)行實驗制作，制作工藝簡單。樣品測試結(jié)果表明，在20～64 kPa 的線性工作區(qū)間下，靈敏度為0.057 pF/kPa，非線性度為3.1%。