居水榮，王津飛

（江蘇信息職業(yè)技術(shù)學(xué)院 微電子學(xué)院，江蘇 無錫 214153）

數(shù)字萬用表（Digital Multimeters，DMM）是電子電機(jī)人員不可缺的設(shè)備，其中的核心部件為一顆模擬前端（Analog Front End）DMM專用芯片，內(nèi)含高精度的∑－Δ模數(shù)轉(zhuǎn)換器（Sigma－Delta ADC）。

∑－Δ模數(shù)轉(zhuǎn)換器通常是在低采樣率下進(jìn)行高精度的數(shù)據(jù)轉(zhuǎn)換，通常精度可以達(dá)到20位以上；跟其他類型的ADC相比其成本較低，并且有相對較高的穩(wěn)定性、較低的功耗。

本文將對∑－Δ模數(shù)轉(zhuǎn)換器工作原理進(jìn)行分析，并詳細(xì)介紹其在DMM芯片中的應(yīng)用。

1 ∑－Δ調(diào)制器工作原理

任何模數(shù)轉(zhuǎn)換器都包括3個(gè)基本的功能，即抽樣、量化與編碼。抽樣過程將模擬信號(hào)在時(shí)間上離散化使之變成抽樣信號(hào)，量化將抽樣信號(hào)的幅度離散化使之變成數(shù)字信號(hào)，編碼則將數(shù)字信號(hào)最終表示成為數(shù)字系統(tǒng)所能接受的形式與性能。

∑－Δ調(diào)制器并不是直接根據(jù)抽樣數(shù)據(jù)的每個(gè)樣值的大小進(jìn)行量化編碼，而是根據(jù)前一樣值與后一樣值之差即所謂增量的大小來進(jìn)行量化編碼，在某種意義上其是根據(jù)模擬信號(hào)波形的包絡(luò)形狀來進(jìn)行量化編碼，而且由于在調(diào)制器前端增加了起累加作用的積分器，因而稱其為總和增量調(diào)制器?？偤驮隽空{(diào)制器由2部分組成，第一部分為模擬∑－Δ調(diào)制器，第二部分為梳狀數(shù)字抽取濾波器?！疲ふ{(diào)制器是核心部分。

與傳統(tǒng)的A/D轉(zhuǎn)換器相比，增量調(diào)制型A/D轉(zhuǎn)換器實(shí)際上是采用以高抽樣頻率，比奈奎斯特抽樣頻率大許多倍，稱為過抽樣。低的量化位數(shù)是以高的過抽樣率為代價(jià)換來的，即以速度來換精度的方案。

為更清楚了解Sigma－Delta ADC的工作原理，下面以一階Sigma－Delta調(diào)制器來進(jìn)行詳細(xì)分析。

圖1（a）為一階Sigma－Delta調(diào)制器的系統(tǒng)原理圖，圖1（b）為對應(yīng)線性Z域模型；其中x（n）到y(tǒng)（n）之間的累加迭代部分相當(dāng)于積分器，后級(jí)的ADC在量化過程中引入量化誤差e（n），反饋回路中的DAC電容在反饋數(shù)字量化信息時(shí)需要延時(shí)處理。

圖1 一階Sigma-Delta調(diào)制器原理分析示意圖

圖1中，u（n）為輸入信號(hào)，v（n）為輸出信號(hào)，根據(jù)圖1中的信號(hào)流可以得到

由式（1）可以看出，輸出信號(hào)v的值為輸入信號(hào)u加上當(dāng)前量化誤差e（n）和上次量化誤差e（n－1）的差值；公式（1）的Z域系統(tǒng)函數(shù)為

式中：V（z）為Z域輸出信號(hào)；U（z）為Z域輸入信號(hào)；E（z）為Z域的量化誤差信號(hào)。

式（2）可以改寫為

式中：TFs為輸入信號(hào)傳輸函數(shù)；TFn為量化誤差信號(hào)傳輸函數(shù)；對于一階Sigma－Delta結(jié)構(gòu)，TFs為單位增益1，TFn為（1－z－1）。

對于圖1所示的一階Sigma－Delta來說，其噪聲能量分布如圖2所示。

圖2 一階Sigma－Delta的噪聲能量分布

由圖2的噪聲傳輸曲線可以看出，是典型的高通濾波，即對低頻分量能夠起到衰減的作用。

最終計(jì)算出這種一階Sigma－Delta ADC的最大信噪比為

式中：SNR為信噪比；ENOB為環(huán)路量化器的有效位數(shù)；OSR為過采樣速率。從該式可以看出，當(dāng)過采樣率為2時(shí)，信噪比可以提高到9．03 dB；另外，公式中有效位數(shù)的提高值可以表示為

由式（5）可以看出，過采樣率OSR每次翻倍，有效位數(shù)ENOB可以提高1．5位。

對于普通的奈奎斯特ADC來說，過采樣技術(shù)同樣可以提高有效位數(shù)，即

比較式（5）和式（6）可以看出，對于同樣的過采樣率，一階Sigma－Delta調(diào)制可以獲得更高的轉(zhuǎn)換精度；同時(shí)所設(shè)置的過采樣率越高，提升的轉(zhuǎn)換精度也越高，但所犧牲的帶寬也越大。因此對于Sigma－Delta調(diào)制器的設(shè)計(jì)來說主要需要考慮的是帶寬和精度的折中，這也是在僅考慮精度的Sigma－Delta ADC中往往采用高階環(huán)路調(diào)制的原因。當(dāng)然在這類ADC中需要更多地考慮低頻噪聲的壓制，從而減小帶寬的損耗；并且這類ADC往往需要更多環(huán)路運(yùn)放，會(huì)帶來更大的功耗。

2 應(yīng)用于數(shù)字萬用表芯片中的Sigma－Delta ADC

2．1主信號(hào)流分析

Σ－Δ調(diào)制器中的信號(hào)流分析如圖3所示。

圖3 Σ-Δ調(diào)制器中的信號(hào)流分析示意圖

V＋與V－分別為電壓通道的正負(fù)輸入端，對外部供電線路進(jìn)行采樣后得到的電壓信號(hào)Sample由此輸入端接入電壓通道。信號(hào)首先進(jìn)入采樣部分。由于DMM芯片采用的是Σ－Δ模數(shù)轉(zhuǎn)換器。它屬于增量調(diào)制編碼器，對于頻率越高的信號(hào)，其產(chǎn)生不過載量化失真的幅度就越小。當(dāng)Δ一定時(shí)，為了提高最大臨界過載振幅，盡量提高抽樣頻率，即提高過抽樣比（在此應(yīng)用中，信號(hào)頻率相對穩(wěn)定）。本文DMM芯片中采用的過抽樣頻率為40 kHz，即每隔25 μs對信號(hào)采樣一次，已滿足對用電線路電壓電流變化情況的采樣要求，而不會(huì)產(chǎn)生過大的失真。采樣過的信號(hào)經(jīng)過±Δ電路部分進(jìn)入由2個(gè)運(yùn)算放大器以及電阻與電容構(gòu)成的插入網(wǎng)絡(luò)中。由本文前面的分析中可知，用插入網(wǎng)絡(luò)代替由多個(gè)積分器級(jí)聯(lián)的部分。這樣可以將Σ－Δ調(diào)制器的分析與設(shè)計(jì)問題變?yōu)閷€性濾波網(wǎng)絡(luò)即H（z）的分析與設(shè)計(jì)，使電路的設(shè)計(jì)變得更加靈活。對于本文DMM芯片中的插入網(wǎng)絡(luò)，稍后進(jìn)行分析并推導(dǎo)其傳輸函數(shù)。由插入網(wǎng)絡(luò)輸出的信號(hào)送入比較器，用于判斷此時(shí)為了跟隨輸入信號(hào)的變化是需要加還是減一個(gè)Δ（用回路中的開關(guān)代表）。然后將信號(hào)反饋給前面的±Δ部分進(jìn)行合成。至此，完成了Σ－Δ轉(zhuǎn)換器的將輸入的模擬信號(hào)轉(zhuǎn)變?yōu)? bit量化信號(hào)的功能。

2．2開關(guān)電容積分器

Σ－Δ調(diào)制器采用開關(guān)電容網(wǎng)絡(luò)來構(gòu)成積分器，如圖4所示，是一種很常見的結(jié)構(gòu)。

在采樣模式下，圖4中開關(guān)S1和S3閉合，S2和S4斷開，電容C1兩端電壓跟蹤VIN，此時(shí)運(yùn)放和電容C2保持前值。在向積分模式轉(zhuǎn)換過程中，S3首先斷開，向C1上注入固定的電荷，S1接著斷開，隨后S2和S4導(dǎo)通，C1上的電荷傳到C2。

圖4 開關(guān)電容積分器圖

電路從采樣到積分轉(zhuǎn)換過程中，因?yàn)镾3首先斷開，所以它只引入了固定的失調(diào)電壓并可以通過差動(dòng)電路消除。此外，因?yàn)镃1的左極板是“被驅(qū)動(dòng)”的，所以S1和S2的電荷注入或吸收不會(huì)引起誤差。上述開關(guān)時(shí)序如圖5所示。

圖5 開關(guān)電容積分器中的開關(guān)時(shí)序

2．3一位模數(shù)轉(zhuǎn)換

此電路的作用是將前面插入網(wǎng)絡(luò)處理后的信號(hào)進(jìn)行比較產(chǎn)生一個(gè)控制信號(hào)，并由此把不同的電壓信號(hào)轉(zhuǎn)換為不同占空比的數(shù)字信號(hào)，其結(jié)構(gòu)如圖6所示。電路是一個(gè)兩級(jí)互補(bǔ)型MOS（CMOS）運(yùn)放，第一級(jí)是一個(gè)P溝道MOS（PMOS）交叉耦合靈敏放大器，第二級(jí)是一個(gè)PMOS共源放大器。

圖6 1 bit模數(shù)轉(zhuǎn)換器電路結(jié)構(gòu)

在讀出數(shù)據(jù)前，先使開關(guān)閉合，第一級(jí)運(yùn)放兩個(gè)輸出短接，造成初始平衡；而在讀出數(shù)據(jù)時(shí)，開關(guān)斷開，2個(gè)輸入所出現(xiàn)的電平差，通過交叉耦合正反饋?zhàn)饔?，使輸入電平低的一端被拉至?”，而電平高的一端被拉至“0”，從而實(shí)現(xiàn)了把小電平差放大的功能，放大后的信號(hào)單端輸出，再經(jīng)過單管二次放大，最后數(shù)據(jù)寫入鎖存器。

2．4±Δ電路的分析

由比較器輸出的信號(hào)控制±Δ電路。此電路為一開關(guān)電容網(wǎng)絡(luò)，簡化圖如圖7所示。

對于圖7中上半部分的支路一，電容C1兩端電壓VC1＝VIN＋（VREF－AGND）。

對于圖7中下半部分的支路二，若S1＝S5，S2＝S5N，則電容C2兩端的電壓VC2＝0，電路執(zhí)行－Δ功能；若S2＝S5，S1＝S5N，則電容C2兩端的電壓VC2＝VREF＋（VREF－AGND），電路執(zhí)行＋Δ功能。

圖7 ±Δ電路簡化圖

2.5 ADC中的低通濾波

輸入信號(hào)將送到ADC里被采樣。如果輸入信號(hào)上疊加了一個(gè)比采樣頻率高得多的噪聲，那么在通過采樣電路后會(huì)產(chǎn)生一個(gè)低頻噪聲。因此建議讓輸入信號(hào)經(jīng)過一個(gè)低通濾波器，以期得到穩(wěn)定的ADC輸出。低通濾波器的構(gòu)成及相關(guān)控制信號(hào)如圖8所示。

本文研究的DMM芯片內(nèi)部有1個(gè)100 kΩ的電阻，其與外部連接于FTB和FTC之間的一個(gè)電容（10～50 nF）構(gòu)成低通濾波器，該電容取值一般在10～50 nF之間，電容過大將導(dǎo)致在輸入信號(hào)切換時(shí)引起太大延時(shí)。圖8中的控制信號(hào)SFT＜2＞決定輸入信號(hào)是否通過低通濾波器。

2.6 ADC中的數(shù)字梳狀濾波器

由前文可知，∑-ΔADC包括∑-Δ調(diào)制器和數(shù)字梳狀濾波器2部分。在圖8中，當(dāng)控制信號(hào)ADEN=1時(shí)，∑-Δ調(diào)制器開始工作。當(dāng)ADRST=1時(shí)，梳狀濾波器使能；當(dāng)ADRST=0時(shí)，梳狀濾波器被復(fù)位。

圖8 低通濾波器的構(gòu)成

數(shù)字梳狀濾波器結(jié)構(gòu)如圖9所示。

圖9 數(shù)字梳狀濾波器結(jié)構(gòu)

3 結(jié)論

以一階∑-Δ調(diào)制器為例，本文介紹了∑-ΔADC的工作原理和設(shè)計(jì)指標(biāo)優(yōu)化，并對應(yīng)用在數(shù)字萬用表DMM芯片中∑-ΔADC的信號(hào)流程、各核心模塊電路結(jié)構(gòu)等內(nèi)容進(jìn)行了詳細(xì)描述，為讀者設(shè)計(jì)和使用這一類ADC提供了參考方案。