張啟安，楊國(guó)斌，劉桐辛，姜春華

（武漢大學(xué) 電子信息學(xué)院，湖北 武漢 430079）

0 引 言

針對(duì)電離層的探測(cè)，武漢大學(xué)電離層實(shí)驗(yàn)室自主研發(fā)了一套利用短波（High Frequency，HF）與超短波（Very High Frequency，VHF）實(shí)現(xiàn)電離層探測(cè)的多通道探測(cè)系統(tǒng)，該系統(tǒng)通過靈活配置硬件可以實(shí)現(xiàn)電離層斜返探測(cè)、閃電探測(cè)與流星探測(cè)。多通道探測(cè)系統(tǒng)使用本地探測(cè)的探測(cè)模式，利用上位機(jī)軟件與USB 總線來改變探測(cè)系統(tǒng)的硬件配置，以適應(yīng)不同的探測(cè)任務(wù)需求，同時(shí)USB 總線保證了數(shù)據(jù)的實(shí)時(shí)上傳。對(duì)于不同的探測(cè)任務(wù)，不僅需要根據(jù)探測(cè)目標(biāo)制定不同的雷達(dá)波形參數(shù)，還需要改變發(fā)射機(jī)功率與天線尺寸。本地探測(cè)的情況下，發(fā)射天線與接收天線共站，導(dǎo)致接收系統(tǒng)很容易受到發(fā)射機(jī)帶來的干擾，隨著功率與天線尺寸的增大，近場(chǎng)信號(hào)的耦合以及地雜波的影響會(huì)相應(yīng)地增加，USB 總線的數(shù)據(jù)傳輸帶越發(fā)困難。實(shí)際探測(cè)顯示，當(dāng)使用大功率的發(fā)射機(jī)進(jìn)行探測(cè)時(shí)，USB 總線受到的干擾會(huì)導(dǎo)致大量數(shù)據(jù)上傳失敗。

多通道探測(cè)數(shù)據(jù)具有帶寬大、實(shí)時(shí)傳輸?shù)奶攸c(diǎn)。為了避免在收發(fā)共站的探測(cè)體制下出現(xiàn)傳輸失敗的情況，本文設(shè)計(jì)了一種基于SDRAM 進(jìn)行數(shù)據(jù)緩存的方案，并針對(duì)多通道陣列的大數(shù)據(jù)帶寬，使用千兆以太網(wǎng)進(jìn)行數(shù)據(jù)的傳輸，解決了多通道探測(cè)系統(tǒng)因?yàn)殡s波干擾導(dǎo)致的數(shù)據(jù)上傳失敗問題。通過對(duì)SDRAM 內(nèi)部邏輯的研究，本文方案使用FPGA 作為主要控制器，將SDRAM 與控制器包裝成FIFO（First In First Out）接口，探測(cè)數(shù)據(jù)在經(jīng)過數(shù)字下變頻之后存入寫FIFO 中，并在數(shù)據(jù)上傳時(shí)讀取SDRAM，將數(shù)據(jù)存入讀FIFO 中等待被取出，千兆以太網(wǎng)的數(shù)據(jù)流傳輸使用網(wǎng)口芯片與FPGA 之間的邏輯接口實(shí)現(xiàn)。數(shù)據(jù)在FPGA 中進(jìn)行打包，通過以太網(wǎng)傳輸至上位機(jī)。該設(shè)計(jì)具有穩(wěn)定性好、傳輸速度快的特點(diǎn)。

1 硬件設(shè)計(jì)

武漢大學(xué)多通道探測(cè)系統(tǒng)的探測(cè)任務(wù)包括電離層探測(cè)、閃電探測(cè)、流星余跡探測(cè)等?；谠械亩嗤ǖ捞綔y(cè)系統(tǒng)，武漢大學(xué)電離層實(shí)驗(yàn)室已經(jīng)成功得到大量電離層探測(cè)數(shù)據(jù)。探測(cè)系統(tǒng)的基本結(jié)構(gòu)如圖1 所示，發(fā)射信號(hào)脈沖通過數(shù)字上變頻或者直接數(shù)字信號(hào)生成器（DDS）產(chǎn)生，并通過發(fā)射機(jī)功放與射頻天線發(fā)出。信號(hào)通過多通道天線陣列接收并在模擬端進(jìn)行初步混頻得到中頻信號(hào)，之后通過A/D 轉(zhuǎn)換器與數(shù)字下變頻電路得到基帶IQ 信號(hào)并使用USB 總線進(jìn)行數(shù)據(jù)的上傳。多通道探測(cè)系統(tǒng)采用本地收發(fā)的探測(cè)模式，發(fā)射天線與接收天線在同一場(chǎng)地，在這種探測(cè)模式下，發(fā)射天線與接收機(jī)之間無法有過大的距離，當(dāng)波形發(fā)射時(shí)，為防止發(fā)射信號(hào)的能量泄漏到接收機(jī)射頻端子而導(dǎo)致元器件損壞，探測(cè)系統(tǒng)使用射頻開關(guān)屏蔽發(fā)射信號(hào)，并在信號(hào)脈沖發(fā)射結(jié)束之后，開放接收通道，對(duì)信號(hào)進(jìn)行處理與上傳。數(shù)據(jù)的處理與上傳需要在下一次信號(hào)發(fā)射之前完成。

圖1 多通道探測(cè)系統(tǒng)架構(gòu)

通常在進(jìn)行電離層觀測(cè)時(shí)，需要連續(xù)發(fā)射頻率遞增的脈沖信號(hào)，完成電離層掃頻探測(cè)。而在流星與閃電探測(cè)中，為了觀測(cè)流星與閃電隨時(shí)間的變化情況，也需要連續(xù)發(fā)射單頻點(diǎn)信號(hào)，這對(duì)數(shù)據(jù)的及時(shí)上傳速度提出了要求。為了使數(shù)據(jù)可以及時(shí)上傳，武漢大學(xué)多通道電離層探測(cè)系統(tǒng)制定了合適的探測(cè)距離，并使用USB 2.0 總線作為數(shù)據(jù)上傳總線。

多通道探測(cè)系統(tǒng)工作在HF 與VHF 頻段，這部分頻段的電波輻射較大，會(huì)影響到數(shù)據(jù)在總線上的正常傳輸。由于USB 總線的抗干擾能力較弱，受限于當(dāng)前工程應(yīng)用的場(chǎng)地、本地收發(fā)的探測(cè)模式以及實(shí)際探測(cè)中有限的屏蔽手段，在大功率的輻射背景下，如電離層斜返探測(cè)、流星探測(cè)、閃電探測(cè)等的情況下，USB 總線無法高速且準(zhǔn)確地傳輸數(shù)據(jù)。在電離層垂直探測(cè)時(shí)，發(fā)射機(jī)功率較小，大部分?jǐn)?shù)據(jù)可以被正常傳輸，但是進(jìn)行流星與閃電探測(cè)時(shí)，隨著發(fā)射機(jī)功率增大，近場(chǎng)耦合導(dǎo)致的干擾變得嚴(yán)重，導(dǎo)致USB 總線受到強(qiáng)烈干擾，數(shù)據(jù)上傳錯(cuò)誤率變大。在這種情況下，需要尋求數(shù)據(jù)緩存的方案，使傳輸鏈路在干擾減弱的情況下再進(jìn)行數(shù)據(jù)的上傳。

多通道探測(cè)系統(tǒng)使用16 位的A/D 轉(zhuǎn)換器，并在數(shù)字下變頻解調(diào)后得到16 位的基帶IQ 數(shù)據(jù)，在電離層探測(cè)時(shí)，單個(gè)通道的數(shù)據(jù)即基帶數(shù)據(jù)速率約為2 Mb/s，并考慮到I、Q 數(shù)據(jù)速率與5 個(gè)通道的數(shù)據(jù)帶寬，總計(jì)高達(dá)13 Mb/s，多通道探測(cè)系統(tǒng)的數(shù)據(jù)指標(biāo)如表1 所示。

表1 多通道探測(cè)系統(tǒng)數(shù)據(jù)指標(biāo)

考慮到多通道探測(cè)的數(shù)據(jù)特點(diǎn)，這里使用動(dòng)態(tài)存儲(chǔ)設(shè)備芯片作為探測(cè)數(shù)據(jù)的緩存措施，其中同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（Synchronous Dynamic Random-Access Memory，SDRAM）是一種大容量動(dòng)態(tài)存儲(chǔ)隨機(jī)存儲(chǔ)器，在計(jì)算機(jī)體系中通常作為CACHE 使用，非常適合作為數(shù)據(jù)的中間緩存器件，其中，動(dòng)態(tài)指的是由于SDRAM 的存儲(chǔ)結(jié)構(gòu)是通過電容的充放電來實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)，所以需要定時(shí)對(duì)芯片進(jìn)行刷新操作來保持?jǐn)?shù)據(jù)不丟失。為滿足多通道設(shè)備的實(shí)時(shí)傳輸，選擇使用Hynix（海力士）公司的HY57V281620 系列SDRAM 作為本文的存儲(chǔ)芯片，該SDRAM 支持16 位數(shù)據(jù)讀寫，擁有4 個(gè)bank，總?cè)萘窟_(dá)到134 217 728 bit，滿足多通道探測(cè)一次的數(shù)據(jù)容量，HY57V281620A 最高支持100～200 MHz 的時(shí)鐘速率，帶寬超過1 Gb/s，大于多通道探測(cè)所需要的傳輸速率，滿足探測(cè)所需要的數(shù)據(jù)存儲(chǔ)需求。

同時(shí)，不同的探測(cè)目標(biāo)有不同的尺度特征，通過改變硬件配置可改變探測(cè)的距離分辨率。在進(jìn)行電離層探測(cè)時(shí)，設(shè)置距離分辨率在2 km 量級(jí)，而對(duì)流星或閃電進(jìn)行探測(cè)時(shí)，需要增加距離分辨率到400 m 量級(jí)，數(shù)據(jù)帶寬與距離分辨率成正比，數(shù)據(jù)帶寬的增加為數(shù)據(jù)的上傳帶來了挑戰(zhàn)。為了保證在探測(cè)結(jié)束后數(shù)據(jù)可以被實(shí)時(shí)上傳到上位機(jī)，需要使用高效的數(shù)據(jù)總線。

考慮到多通道探測(cè)系統(tǒng)的大數(shù)據(jù)量與實(shí)際探測(cè)中數(shù)據(jù)傳輸?shù)目煽啃?，本文使用千兆以太網(wǎng)實(shí)現(xiàn)多通道數(shù)據(jù)的高速傳輸，相對(duì)于USB 總線，以太網(wǎng)抗干擾能力較強(qiáng)，可靠性高。以太網(wǎng)支持遠(yuǎn)距離傳輸，其傳輸線路的長(zhǎng)度可方便實(shí)現(xiàn)實(shí)際探測(cè)的現(xiàn)場(chǎng)部署。千兆以太網(wǎng)傳輸通過FPGA 實(shí)現(xiàn)數(shù)據(jù)包的打包，并通過RGMII 接口傳輸給以太網(wǎng)PHY 芯片，以太網(wǎng)PHY 芯片使用VITESSE公司的VSC8601以太網(wǎng)芯片，通過配置，支持10M/100M/1 000M 以太網(wǎng)協(xié)議。

數(shù)據(jù)的傳輸結(jié)構(gòu)流程如圖2 所示。當(dāng)數(shù)據(jù)經(jīng)過數(shù)字下變頻之后，數(shù)據(jù)先通過SDRAM 進(jìn)行緩存，使用Verilog 語言在FPGA 中設(shè)計(jì)出SDRAM 的控制器，并把SDRAM 與控制器包裝成一個(gè)FIFO 的接口。在得到上位機(jī)探測(cè)結(jié)束的標(biāo)志之后，數(shù)據(jù)將通過千兆以太網(wǎng)傳輸至上位機(jī)，根據(jù)以太網(wǎng)的協(xié)議，構(gòu)建以太網(wǎng)的數(shù)據(jù)包并由上位機(jī)進(jìn)行接收，上位機(jī)在經(jīng)過CRC32（32 位循環(huán)冗余校驗(yàn)）之后得到正確的數(shù)據(jù)包，并取出數(shù)據(jù)。

圖2 數(shù)據(jù)傳輸部分流程圖

2 SDRAM 控制器的設(shè)計(jì)

SDRAM 具有讀寫速度快、精度高、價(jià)格低廉的特點(diǎn)，圖3 所示為典型的SDRAM 內(nèi)部結(jié)構(gòu)圖。

圖3 典型的SDRAM 內(nèi)部結(jié)構(gòu)

SDRAM 中的模式寄存器會(huì)寄存控制器對(duì)SDRAM發(fā)送的操作指令，包括讀、寫、刷新、預(yù)充電等操作，同時(shí)模式寄存器在SDRAM 上電之后會(huì)將SDRAM 的讀寫模式、突發(fā)操作長(zhǎng)度等配置寄存下來。具體數(shù)據(jù)的存儲(chǔ)空間通過地址線提供，其中BA1，BA0 指出具體存儲(chǔ)的bank，其他的地址線標(biāo)示具體數(shù)據(jù)存儲(chǔ)空間的行列地址。16 位的雙向數(shù)據(jù)總線用于16 位數(shù)據(jù)的存儲(chǔ)與讀出，同時(shí)SDRAM 支持突發(fā)讀寫與掩碼操作，為特殊的數(shù)據(jù)編碼提供便利。

SDRAM 因其同步總線的機(jī)制與動(dòng)態(tài)刷新操作，為控制程序的設(shè)計(jì)帶來了難度。利用狀態(tài)機(jī)與模塊化設(shè)計(jì)來處理SDRAM 各個(gè)操作之間的關(guān)系比較合適，本文利用模塊化設(shè)計(jì)將SDRAM 的各個(gè)操作進(jìn)行模塊劃分，并將各個(gè)模塊外掛在仲裁模塊下。

該設(shè)計(jì)具有模塊劃分清晰、讀寫效率高的特點(diǎn)，同時(shí)也為維護(hù)與移植帶來了便利。各個(gè)狀態(tài)之間的流程如圖4 所示，仲裁狀態(tài)實(shí)現(xiàn)刷新操作與讀、寫操作之間的仲裁，其中刷新操作的優(yōu)先級(jí)高于讀寫操作，寫的優(yōu)先級(jí)高于讀操作的優(yōu)先級(jí)。

圖4 SDRAM 控制器狀態(tài)機(jī)

SDRAM 在上電之初，需要對(duì)整個(gè)芯片進(jìn)行初始化操作，根據(jù)標(biāo)準(zhǔn)的工業(yè)流程，SDRAM 上電之后需要至少200 μs 的無操作時(shí)間，之后在經(jīng)過預(yù)充電和幾個(gè)周期的刷新操作之后，通過寫入模式寄存器來設(shè)置SDRAM 的讀寫模式、掩碼、tRCD、突發(fā)長(zhǎng)度等。初始化模塊通過計(jì)數(shù)器實(shí)現(xiàn)各個(gè)操作的順序執(zhí)行。

根據(jù)芯片手冊(cè)，在配置完SDRAM 的讀寫模式之后，需要等待一定長(zhǎng)的時(shí)間后才可以對(duì)SDRAM 進(jìn)行基本的操作。程序使用一個(gè)電平信號(hào)作為初始化結(jié)束的標(biāo)志，并與總復(fù)位一起作為其他模塊的復(fù)位信號(hào)。圖4 中共有5 個(gè)模塊，其中仲裁模塊作為頂層模塊沒有直接畫出，其他模塊都掛在仲裁模塊下（初始化模塊，刷新模塊，讀、寫模塊），REF_MODULE 為刷新模塊，在刷新模塊中根據(jù)芯片手冊(cè)提供的最大刷新周期與時(shí)鐘頻率設(shè)計(jì)一個(gè)計(jì)數(shù)器，并適當(dāng)減少刷新請(qǐng)求的間隔，為仲裁時(shí)間提供余量。

當(dāng)刷新時(shí)間到達(dá)預(yù)計(jì)時(shí)間，刷新模塊向仲裁模塊發(fā)送刷新請(qǐng)求REF_req，在得到刷新使能信號(hào)REF_en 時(shí)，開始執(zhí)行刷新操作，此時(shí)，SDRAM 控制器通過向模式寄存器輸入刷新指令并等待幾個(gè)時(shí)鐘周期（根據(jù)芯片手冊(cè)要求）后，開始執(zhí)行刷新操作，仲裁模塊在仲裁狀態(tài)下收到刷新請(qǐng)求信號(hào)REF_req 后，狀態(tài)轉(zhuǎn)移到刷新（REF）狀態(tài)，并等待刷新結(jié)束信號(hào)REF_end，收到結(jié)束信號(hào)后，狀態(tài)回到仲裁狀態(tài)（SW）并等待讀寫請(qǐng)求。數(shù)據(jù)在數(shù)字下變頻后通過異步FIFO 完成數(shù)據(jù)的跨時(shí)鐘傳輸，SDRAM 的寫入帶寬需要大于數(shù)字下變頻的基帶速率。

以閃電探測(cè)為例，其基帶速率為400K×32 b/s，這里使用100 MHz 的時(shí)鐘驅(qū)動(dòng)SDRAM 的控制器，使SDRAM的數(shù)據(jù)帶寬遠(yuǎn)大于基帶速率的帶寬，這樣設(shè)置使異步FIFO 的讀端的速度遠(yuǎn)大于寫端的速度，當(dāng)FIFO 中的數(shù)據(jù)達(dá)到一定的大小后，就讀取FIFO 中的數(shù)據(jù)并執(zhí)行SDRAM 的寫操作。

對(duì)SDRAM 進(jìn)行寫操作時(shí)需要先進(jìn)行bank、行與列的指定；在初始化階段配置SDRAM 的參數(shù)后可以指定突發(fā)寫入的數(shù)據(jù)量，以減少SDRAM 指令線資源的被占用情況，增加相對(duì)帶寬；在寫完一行的數(shù)據(jù)之后，需要對(duì)新的一行進(jìn)行預(yù)充電操作。介于這些考慮，設(shè)置一次性寫入的數(shù)據(jù)量為SDRAM 一行的數(shù)據(jù)大小，單次突發(fā)寫入4 個(gè)數(shù)據(jù)，并在寫完一行或被打斷后進(jìn)行刷新操作。

寫模塊狀態(tài)機(jī)如圖5 所示。

圖5 寫模塊狀態(tài)機(jī)

寫模塊中的FIFO 在達(dá)到一定數(shù)據(jù)量后狀態(tài)從空閑狀態(tài)跳轉(zhuǎn)到寫請(qǐng)求狀態(tài)并向仲裁模塊輸出寫請(qǐng)求信號(hào)，當(dāng)仲裁狀態(tài)機(jī)在仲裁狀態(tài)且沒有刷新請(qǐng)求時(shí)，就會(huì)處理請(qǐng)求并給出寫能信號(hào)，并且進(jìn)入寫狀態(tài)，寫模塊在收到寫使能信號(hào)后向SDRAM 發(fā)送寫入指令并開始突發(fā)寫入數(shù)據(jù)。此時(shí)記錄寫入的行、列地址與數(shù)據(jù)量，同時(shí)寫模塊還有一個(gè)計(jì)數(shù)器去記錄突發(fā)寫入的個(gè)數(shù)，在完成一行數(shù)據(jù)的寫入之后，狀態(tài)跳轉(zhuǎn)到預(yù)充電狀態(tài)并在預(yù)充電結(jié)束后，向仲裁狀態(tài)機(jī)發(fā)出寫結(jié)束脈沖Write_data_end，這時(shí)仲裁狀態(tài)機(jī)回到仲裁狀態(tài)，寫狀態(tài)機(jī)跳回到空閑狀態(tài)。刷新請(qǐng)求也作為該模塊的一個(gè)輸入，當(dāng)處于寫入狀態(tài)的時(shí)候，收到了刷新請(qǐng)求，就需要打斷寫操作來保證及時(shí)的刷新數(shù)據(jù)，但是一次突發(fā)寫不可以被打斷，所以在收到刷新請(qǐng)求，并在收到一次突發(fā)寫完成之后，就進(jìn)入預(yù)充電狀態(tài)，并在結(jié)束后發(fā)出Write_ref_break_end 信號(hào)。同樣，仲裁狀態(tài)機(jī)在收到該脈沖后回到仲裁狀態(tài)。寫狀態(tài)機(jī)此時(shí)回到寫請(qǐng)求狀態(tài)拉高寫請(qǐng)求，并保留此次的數(shù)據(jù)地址以便下次的讀寫，在刷新結(jié)束之后直接開始繼續(xù)寫入直到一行數(shù)據(jù)完成。

讀模塊與寫模塊的思路類似，只是處于最低優(yōu)先級(jí)，所以讀模塊的使能在刷新與寫請(qǐng)求為低的時(shí)候才能有效。

讀模塊的請(qǐng)求條件是：讀FIFO 中的數(shù)據(jù)小于一定的數(shù)據(jù)量時(shí)，就向仲裁狀態(tài)及時(shí)發(fā)送突發(fā)讀請(qǐng)求，并在沒有刷新和寫操作時(shí)從SDRAM 讀取數(shù)據(jù)。在實(shí)際運(yùn)用中，為了保證數(shù)據(jù)的上傳沒有受到干擾，讀與寫操作實(shí)際上是分離的，這為實(shí)際的程序設(shè)計(jì)帶來了便捷。

3 千兆以太網(wǎng)傳輸設(shè)計(jì)

為了保證高速數(shù)據(jù)的可靠傳輸，需要使用高速數(shù)據(jù)總線完成數(shù)據(jù)的上傳，使用千兆以太網(wǎng)進(jìn)行數(shù)據(jù)的傳輸。千兆以太網(wǎng)具有高效、高速、高性能的特點(diǎn)，通常用于大數(shù)據(jù)量的場(chǎng)合，比如視頻傳輸?shù)惹闆r。本文設(shè)計(jì)中使用FPGA 與千兆以太網(wǎng)PHY 芯片實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)奈锢韺舆B接。

考慮到多通道探測(cè)系統(tǒng)的數(shù)據(jù)格式，每個(gè)通道需要使用4 個(gè)字節(jié)來傳輸基帶I、Q16 位的數(shù)據(jù)，每次脈沖攜帶300 個(gè)距離門信息，所以每次打包600 個(gè)數(shù)據(jù)，使用2 個(gè)數(shù)據(jù)包傳輸一次探測(cè)的數(shù)據(jù)。當(dāng)收到數(shù)據(jù)讀取的指令后（如某次探測(cè)結(jié)束，或者某一階段探測(cè)結(jié)束，根據(jù)具體實(shí)驗(yàn)制定），就會(huì)從SDRAM 中讀取數(shù)據(jù)，千兆以太網(wǎng)帶寬小于SDRAM 的讀取帶寬，所以使用異步FIFO 進(jìn)行數(shù)據(jù)位寬與時(shí)鐘域的切換。

以太網(wǎng)的數(shù)據(jù)格式如圖6 所示，根據(jù)以太網(wǎng)的格式，本文需要將數(shù)據(jù)包裝成圖6 所示格式后，才可以被上位機(jī)識(shí)別。

圖6 以太網(wǎng)幀構(gòu)造方式

以太網(wǎng)發(fā)送程序如圖7 所示。

圖7 以太網(wǎng)幀傳輸模塊設(shè)計(jì)

為了實(shí)現(xiàn)底層數(shù)據(jù)的正確傳輸，在物理層會(huì)有由7個(gè)55 組成的前導(dǎo)同步碼，并使用一個(gè)字節(jié)的幀起始界定符來表示一幀的開始，在以太網(wǎng)幀頭中設(shè)置源地址與目的地址，并確定以太網(wǎng)的協(xié)議類型為UDP 協(xié)議，在IP首部與UDP 首部確定源IP 地址與目的IP 地址并計(jì)算首部校驗(yàn)和，之后是數(shù)據(jù)段，此時(shí)拉高FIFO 的讀使能并將數(shù)據(jù)拼接進(jìn)來，最后進(jìn)入CRC32 校驗(yàn)?zāi)K并將生成的4 個(gè)字節(jié)的校驗(yàn)數(shù)據(jù)拼接到數(shù)據(jù)流的結(jié)尾。

由于只實(shí)現(xiàn)數(shù)據(jù)的上傳，可以自主設(shè)置源地址并根據(jù)計(jì)算機(jī)的物理地址設(shè)置目的地址，并以此檢驗(yàn)并添加頭部和，最后通過兩倍輸出數(shù)據(jù)速率（Out Double Data Rate，ODDR）源語將數(shù)據(jù)轉(zhuǎn)化為RGMII 接口的數(shù)據(jù)格式并通過連接PHY 芯片的TX 接口發(fā)出，其中以太網(wǎng)的時(shí)鐘通過PLL 得到RGMII 的125 MHz 時(shí)鐘。根據(jù)VSC8601 的芯片特性，設(shè)置輸出時(shí)鐘與數(shù)據(jù)相位差的合適值，通過使用Vivado 的時(shí)序約束工具將輸出數(shù)據(jù)與時(shí)鐘的相位差約束在合適位置。

4 實(shí)際結(jié)果

在本地探測(cè)的情況下，使用武漢大學(xué)多通道探測(cè)系統(tǒng)對(duì)電離層進(jìn)行探測(cè)，結(jié)果如圖8 所示。

圖8 USB 總線受到干擾

探測(cè)系統(tǒng)使用2 kW 功率的發(fā)射機(jī)，當(dāng)脈沖被發(fā)射后，此時(shí)USB 總線受到干擾，實(shí)驗(yàn)數(shù)據(jù)實(shí)時(shí)上傳困難，在掃頻達(dá)到約9 MHz 后數(shù)據(jù)上傳失敗，導(dǎo)致數(shù)據(jù)全部為0，在圖中顯示信噪比為0。對(duì)探測(cè)系統(tǒng)的傳輸鏈路進(jìn)行改進(jìn)之后，得到圖9 的正常的電離層探測(cè)數(shù)據(jù)，可以看見，典型的電離層回波圖在進(jìn)行長(zhǎng)時(shí)間探測(cè)后，系統(tǒng)可以穩(wěn)定運(yùn)行，沒有出現(xiàn)數(shù)據(jù)傳輸失敗的狀況。在大功率發(fā)射的探測(cè)場(chǎng)景中，數(shù)據(jù)上傳鏈路也可以穩(wěn)定工作，驗(yàn)證了系統(tǒng)的可靠性與穩(wěn)定性。

圖9 改進(jìn)后的多通道探測(cè)系統(tǒng)

5 結(jié) 論

本文針對(duì)多通道探測(cè)系統(tǒng)數(shù)據(jù)上傳階段，由于干擾導(dǎo)致數(shù)據(jù)傳輸困難的問題，設(shè)計(jì)了一種基于SDRAM 與千兆以太網(wǎng)的數(shù)據(jù)緩存與傳輸方案，并給出了具體程序設(shè)計(jì)思路。本文給出了具體實(shí)驗(yàn)結(jié)果，與之前的實(shí)驗(yàn)數(shù)據(jù)進(jìn)行對(duì)比，得出該設(shè)計(jì)具有穩(wěn)定可靠、易維護(hù)、數(shù)據(jù)傳輸速度快、抗干擾能力強(qiáng)的特點(diǎn)。