周敏杰

關(guān)鍵詞：信號(hào)；完整性；對(duì)稱(chēng)性

開(kāi)發(fā)過(guò)USB4 連接器的同仁一定會(huì)發(fā)現(xiàn)個(gè)問(wèn)題，按照TPYEC GEN2 的方式去開(kāi)發(fā)無(wú)法線性到10GHz，最后在4 個(gè)電源pin 每個(gè)增加10 nF 電容才滿足信號(hào)要求；設(shè)計(jì)高速PCB 時(shí)，差分對(duì)旁邊的地線斷開(kāi)，那么測(cè)試出來(lái)的共模信號(hào)就會(huì)很大；設(shè)計(jì)連接器的轉(zhuǎn)接板時(shí)，如果有一高速信號(hào)旁邊的地線PIN 不直接接到，那么信號(hào)完整性測(cè)試就無(wú)法通過(guò)。

本文基于以上這些情況，逐個(gè)討論，突出高速信號(hào)返回地的對(duì)稱(chēng)性設(shè)計(jì)的重要性，給信號(hào)完整性工程師以及PCB 設(shè)計(jì)工程師提供下參考。

1 回流路徑（返回地）

電路信號(hào)基本可分兩類(lèi)，低速信號(hào)和高速信號(hào)，任何信號(hào)都會(huì)有對(duì)應(yīng)的回流路徑，低速信號(hào)對(duì)應(yīng)的是低頻回路，高速信號(hào)對(duì)應(yīng)的是高頻回路。這兩者的回流路徑有巨大的差異，低速信號(hào)的低頻回路可以沿著實(shí)際的連接線返回，而高速信號(hào)的高頻回路則完全不同，它會(huì)沿著的高速信號(hào)傳輸?shù)穆窂?，在附近的平面或者地線形成自己的回流路徑，不以實(shí)際的連接線返回。[1] 這時(shí)候，為了保證信號(hào)傳輸?shù)耐暾?，就要設(shè)計(jì)出與回流路徑重合的地平面，這里本文將此地平面稱(chēng)為返回地，如圖1。

2 PCB一高速差分信號(hào)的一側(cè)返回地不連續(xù)與連續(xù)實(shí)測(cè)結(jié)果對(duì)比

實(shí)際項(xiàng)目中碰到一案例，即第一排PCB 最左側(cè)的1對(duì)差分線的一側(cè)返回地不直接接地，而是通過(guò)焊盤(pán)焊接線纜后間接接地，類(lèi)似跳線做法接地（如圖3 所示），與之對(duì)照的下方PCB 的最左側(cè)的那對(duì)差分線，則是做成兩側(cè)對(duì)稱(chēng)的設(shè)計(jì)，兩個(gè)PCB 焊接同樣的高速線纜，對(duì)配同樣的板端連接器，結(jié)果發(fā)現(xiàn)返回地不對(duì)稱(chēng)設(shè)計(jì)的高速線纜近端串?dāng)_發(fā)生異常，在頻率10 GHz 以?xún)?nèi)有明顯的多個(gè)凸起的干擾信號(hào)出現(xiàn)，對(duì)比下面對(duì)稱(chēng)設(shè)計(jì)的線纜，整個(gè)頻段無(wú)異常雜信出現(xiàn)；且除了近端串?dāng)_差異大，差模轉(zhuǎn)共模信號(hào)差異也特別大，在高頻回路中，共模信號(hào)屬干擾信號(hào)，作為設(shè)計(jì)者，要盡可能的阻止共模信號(hào)過(guò)大，差模轉(zhuǎn)共模更是要抑制住。[2-3] 從實(shí)際的測(cè)試結(jié)果中，可發(fā)現(xiàn)返回地的不對(duì)稱(chēng)設(shè)計(jì)是造成共模信號(hào)的來(lái)源之一，而對(duì)稱(chēng)性的返回地設(shè)計(jì)剛好是解決差模轉(zhuǎn)共模的有效方法。

總結(jié)對(duì)比結(jié)果，不對(duì)稱(chēng)性返回地的設(shè)計(jì)會(huì)導(dǎo)致串?dāng)_大，共模抑制差，設(shè)計(jì)中返回地的設(shè)計(jì)要盡可能做到左右對(duì)稱(chēng)，切記不可為了兼容低頻信號(hào)而放棄對(duì)稱(chēng)原則，這將會(huì)給高速鏈路帶來(lái)極大的壞的影響，甚至可能就因此無(wú)法通過(guò)系統(tǒng)測(cè)試。

3 高速線纜返回地線斷開(kāi)

現(xiàn)特意找到某案例（如圖2 所示），在焊接制作中，將一側(cè)的地線斷掉，從低頻視角來(lái)看，地線雖然斷開(kāi)，但是可通過(guò)PCB 的過(guò)孔，高速線纜的鋁箔可以將該地線間接連接起來(lái)，所以用萬(wàn)用表或者開(kāi)短路測(cè)試儀器都是無(wú)法測(cè)試出開(kāi)路情況的；然而從高頻視角來(lái)看，這差異就大了，高速回流信號(hào)走到斷線的地方無(wú)法通過(guò)時(shí)，就會(huì)通過(guò)繞路或者輻射來(lái)形成新的回流路徑，這樣差分對(duì)的一根信號(hào)線有順暢的回路，而另一根信號(hào)線卻沒(méi)有，不對(duì)稱(chēng)凸顯，共模噪聲產(chǎn)生。從實(shí)測(cè)結(jié)果也可以看到，返回地?cái)嚅_(kāi)，差模轉(zhuǎn)共模噪聲會(huì)明顯高于其他正常信號(hào)。這一結(jié)果，進(jìn)一步佐證返回地對(duì)稱(chēng)性設(shè)計(jì)的重要，萬(wàn)萬(wàn)不可以低頻信號(hào)回路的視角來(lái)判定高頻信號(hào)回路。

4 仿真驗(yàn)證

為了驗(yàn)證理論上的可行性，特意建了兩個(gè)PCB 模型進(jìn)行模擬仿真，左側(cè)PCB 最邊上的地線不直接接地，二是通過(guò)末端高速線纜的鋁箔來(lái)達(dá)成接地，而右邊則是做成對(duì)稱(chēng)性設(shè)計(jì)，直接接地。為了同時(shí)驗(yàn)證插入損耗、近端串?dāng)_、差模轉(zhuǎn)共模，特設(shè)置8 個(gè)端口，選擇PCB上下對(duì)應(yīng)的兩組差分線對(duì)。其他諸如仿真的網(wǎng)格數(shù)、PCB 材質(zhì)、導(dǎo)體特征、端口類(lèi)型等都設(shè)置成一樣。如圖4 所示，（左）間接地，（右）直接地。仿真頻率寬度設(shè)置成40 GHz，這里將紅色虛線結(jié)果來(lái)表達(dá)左側(cè)模型間接地的仿真結(jié)果，將藍(lán)色實(shí)線結(jié)果來(lái)表達(dá)右側(cè)模型直接地的仿真結(jié)果。

先來(lái)看插入損耗的仿真結(jié)果對(duì)比，任何高速鏈路，插入損耗都是最重要的參數(shù)之一，從頻域上看，插入損耗線越小，越平滑，整個(gè)鏈路的性能就會(huì)越好，仿真結(jié)果顯示具體有對(duì)稱(chēng)性返回地設(shè)計(jì)的模型插入損耗要小，且波動(dòng)小，而間接地的那個(gè)模型則明顯有掉溝，波動(dòng)較大。

再看近端串?dāng)_的性能，差異也很明顯，間接地的模型在（0～15）GHz 頻段明顯高于直接地的模型，從結(jié)果來(lái)看間接地的設(shè)計(jì)只能滿足PCIE GEN3 性能，而直接地的設(shè)計(jì)可滿足PCIE GEN5 的要求。差別甚大。

最后來(lái)看差模轉(zhuǎn)共模，這是一個(gè)噪聲信號(hào)，越小越好，仿真結(jié)果顯示，間接地的模型，差模轉(zhuǎn)共模明顯比直接地模型大，跟實(shí)測(cè)結(jié)果對(duì)比，仿真結(jié)果與實(shí)測(cè)非常吻合。這進(jìn)一步證實(shí)，返回地的不對(duì)稱(chēng)性設(shè)計(jì)是造成共模噪聲的一大因素。

引言中有提到USB4 的連接器信號(hào)處理方式，即用四顆10 nF 的電容來(lái)緩解信號(hào)完整性問(wèn)題。要講清楚這個(gè)，我們必須得了解Type-C 連接器的pin 定義如圖5 所示，高速信號(hào)對(duì)旁邊看起來(lái)不對(duì)稱(chēng)，一側(cè)是GND 一側(cè)是VBUS，按照上面的仿真結(jié)果和實(shí)測(cè)數(shù)據(jù)，TYPE-C 連接器的信號(hào)完整性肯定有問(wèn)題，滿足不了規(guī)范要求，如果要滿足，那就的想辦法做成對(duì)稱(chēng)設(shè)計(jì)，怎樣將一側(cè)電源一側(cè)地完美地平衡呢？這時(shí)候電容的作用就體現(xiàn)出來(lái)了，它可以將高頻回流信號(hào)通過(guò)電容，借電源平面完成回流，這樣的處理，也從另一層面實(shí)現(xiàn)了返回地的對(duì)稱(chēng)性。這里同樣也安排了此種情況下的仿真，即基于圖4 左邊那個(gè)不對(duì)稱(chēng)的模型，增加10 nF 電容，進(jìn)行仿真，結(jié)果顯示高速信號(hào)雖然比直接接地的情況要差點(diǎn)，但諧振點(diǎn)已經(jīng)拉到10 GHz 以外了，而10 GHz以?xún)?nèi)的信號(hào)平穩(wěn)、波動(dòng)小，已經(jīng)滿足規(guī)范要求了，如圖6 所示。

5 結(jié)束語(yǔ)

本文通過(guò)案例的方式，在信號(hào)完整性性能方面，將返回地不對(duì)稱(chēng)與返回地對(duì)稱(chēng)進(jìn)行對(duì)比，最明顯的差異就是近端串?dāng)_和差模轉(zhuǎn)共模的噪聲大；再通過(guò)模擬仿真的方式，將這兩種模型進(jìn)行對(duì)比，同時(shí)觀察插入損耗、近端串?dāng)_和差模轉(zhuǎn)共模，仿真的結(jié)果與實(shí)測(cè)一致。這給我們?cè)诟咚冁溌吩O(shè)計(jì)中，要以對(duì)稱(chēng)性為原則，讓返回地盡可能設(shè)計(jì)成直接地的情況，如果實(shí)在條件不允許，則可以考慮添加合適的電容來(lái)解決跨層問(wèn)題，緩解非對(duì)稱(chēng)問(wèn)題。本文結(jié)論可給信號(hào)完整性工程師以及PCB 設(shè)計(jì)工程師對(duì)高速信號(hào)線的處理方式提供1 個(gè)設(shè)計(jì)上的參考，不要以常規(guī)電路的方式來(lái)看來(lái)高速電路，要以高頻回路的理念來(lái)處理高速鏈路可能存在的風(fēng)險(xiǎn)，如本文介紹的返回地線斷開(kāi)或者不直接接地，用萬(wàn)用表去量測(cè)，他們都是導(dǎo)通的，但涉及到高頻回路，回流路徑就完全不一樣了，從而產(chǎn)生出信號(hào)完整性方面的一系列問(wèn)題?？傊?，高速電路要講究對(duì)稱(chēng)，特別是返回地的處理。