付 靜

（上海國(guó)微芯集成電路有限公司，上海）

引言

長(zhǎng)期以來(lái)，半導(dǎo)體技術(shù)一直遵循摩爾定律，即每18 個(gè)月，集成電路芯片晶體管密度翻倍，即：半導(dǎo)體工藝技術(shù)節(jié)點(diǎn)的關(guān)鍵尺寸（Critical Dimension），將以每18 個(gè)月，縮小至上一節(jié)點(diǎn)的70%左右。比如主流半導(dǎo)體制造商（包括Intel、三星和格羅方德等）的工藝節(jié)點(diǎn)，經(jīng)歷了180 nm、130 nm、90 nm、65 nm、45/40 nm、32/28 nm、20/22 nm 到14 nm 這一系列的高速發(fā)展過(guò)程[1]。隨著工藝關(guān)鍵尺寸縮小，工藝挑戰(zhàn)越來(lái)越大。主流的193 nm ArF 浸潤(rùn)式光刻機(jī)已無(wú)法直接曝光生產(chǎn)14 nm 工藝中的芯片最小圖形尺寸。半導(dǎo)體制造商引入了自對(duì)準(zhǔn)雙重圖形化技術(shù)(SADP，Self-Aligned Double Patterning）和雙重圖形拆分技術(shù)（DPT）來(lái)解決該問(wèn)題；其中DPT 需要EDA 軟件和工藝的完美結(jié)合，幫助14 nm 工藝制程順利實(shí)現(xiàn)。

1 項(xiàng)目背景

近年來(lái)，因國(guó)際形勢(shì)變化，美國(guó)、歐洲和日本等國(guó)逐漸加大對(duì)中國(guó)先進(jìn)集成電路產(chǎn)業(yè)的限制，我國(guó)先進(jìn)半導(dǎo)體技術(shù)路線也向雙重或多重圖形拆分技術(shù)偏移，以最大化利用深紫外（DUV）光刻機(jī)潛力。半導(dǎo)體核心技術(shù)的國(guó)產(chǎn)化，是破局國(guó)外技術(shù)禁運(yùn)的關(guān)鍵。半導(dǎo)體制造設(shè)備及材料、EDA 是半導(dǎo)體產(chǎn)業(yè)鏈上游的三大方向；而DPT 是制造端EDA 的一個(gè)細(xì)分方向，也是14 nm 等先進(jìn)工藝必備一環(huán)。因此，DPT 軟件國(guó)產(chǎn)化至關(guān)重要。

2 雙重圖形拆分技術(shù)應(yīng)用及國(guó)產(chǎn)化

14 nm 節(jié)點(diǎn)的關(guān)鍵版圖層使用當(dāng)前較為先進(jìn)的深紫外（DUV）193 nm ArF 浸潤(rùn)式光刻機(jī)曝光。基于瑞利判據(jù)公式，其分辨率理論極限值在33.6 nm 的半周期（Half Pitch）[3]。實(shí)際應(yīng)用中會(huì)略大，特征的全周期（Pitch）分辨率在72 nm 以上。

其中，k1為系統(tǒng)參數(shù)，λ 為光源波長(zhǎng)，NA 為數(shù)值孔徑[3]。

Intel 的14 nm 節(jié)點(diǎn)利用DUV 光刻機(jī)，可提供鰭層(Fin)全周期42 nm、關(guān)鍵金屬層（Metal）52 nm 分辨率的工藝支持[4]。這首先歸功于SADP 和DPT 的應(yīng)用。工藝中利用SADP 技術(shù)，即側(cè)墻生成工藝來(lái)輔助生成規(guī)則圖形，比如鰭層(Fin)；對(duì)于關(guān)鍵金屬層，則利用DPT 技術(shù)在軟件層面將單層金屬版圖拆分成兩層，通過(guò)兩次光刻工藝來(lái)實(shí)現(xiàn)更高分辨率。

DPT 軟件有兩大應(yīng)用場(chǎng)景：

（1）用于14 nm 及更先進(jìn)節(jié)點(diǎn)芯片設(shè)計(jì)的物理驗(yàn)證，負(fù)責(zé)檢查該芯片設(shè)計(jì)是否滿足雙重圖形拆分硬性要求，圖1 展示了一個(gè)奇數(shù)環(huán)，它表示該處無(wú)法滿足硬性規(guī)則進(jìn)行拆分。

圖1 奇數(shù)環(huán)Odd Loop

（2）芯片制造企業(yè)對(duì)版圖層進(jìn)行拆分，既要對(duì)違反光刻極限的圖形拆分，也需對(duì)工藝不友好區(qū)域拆分。

2.1 雙重圖形拆分（DPT）軟件架構(gòu)與功能開(kāi)發(fā)

2.1.1 嚴(yán)格規(guī)則拆分檢查和違例反標(biāo)

嚴(yán)格的拆分規(guī)則是芯片制造商（Foundry）定義的設(shè)計(jì)規(guī)則（DRC），通常認(rèn)為滿足一定條件（例如間距＜50 nm）區(qū)域，必須可被拆分到兩張版圖；否則，這是一個(gè)奇數(shù)環(huán)違例[2]。對(duì)于需進(jìn)行雙重圖形拆分的芯片設(shè)計(jì)，在芯片物理設(shè)計(jì)的放置（Place）和繞線（Route）階段，會(huì)考慮雙重圖形拆分的嚴(yán)格規(guī)則；但還無(wú)法完全避免奇數(shù)環(huán)違例發(fā)生，這就需要在芯片物理驗(yàn)證階段，引入雙重圖形拆分軟件中的嚴(yán)格規(guī)則拆分檢查和違例反標(biāo)功能。該功能將違例區(qū)域反標(biāo)回芯片原始設(shè)計(jì)。圖2 為一個(gè)奇數(shù)環(huán)違例，芯片設(shè)計(jì)工程師可通過(guò)繞線（Route）合理修正來(lái)規(guī)避。

圖2 雙重圖形拆分違例及修正

2.1.2 嚴(yán)格規(guī)則拆分和工藝友好規(guī)則拆分

芯片制造商（Foundry）最為看重雙重圖形拆分軟件的拆分功能。在14 nm 等工藝中，foundry 會(huì)將需使用雙重光刻工藝（常見(jiàn)為L(zhǎng)ELE）的版圖層，按一定規(guī)則拆分成兩張光掩膜。此規(guī)則包含嚴(yán)格規(guī)則和后續(xù)工藝友好規(guī)則，這些規(guī)則主要與圖形間距、形狀有關(guān)。DPT 軟件進(jìn)行拆分時(shí)，首先必須確保滿足嚴(yán)格規(guī)則條件的區(qū)域可被拆分。例如，常見(jiàn)的嚴(yán)格規(guī)則會(huì)包括以下三種[2]，見(jiàn)圖3。滿足以下條件的圖形，必須被拆分到兩張不同圖層。

圖3 基于嚴(yán)格規(guī)則的拆分

除了嚴(yán)格規(guī)則，foundry 有一整套基于自身工藝特點(diǎn)的工藝友好拆分規(guī)則。這些規(guī)則通常比嚴(yán)格規(guī)則寬松，但需要DPT 軟件能夠盡可能多的去實(shí)現(xiàn)工藝友好規(guī)則拆分。圖4 是針對(duì)通孔層（Via）的兩組拆分結(jié)果，雖然均滿足最嚴(yán)格的規(guī)則，但左邊一組實(shí)現(xiàn)了應(yīng)拆盡拆原則，對(duì)后續(xù)工藝更為友好。

圖4 兩組不同的拆分結(jié)果

2.2 雙重圖形拆分（DPT）軟件實(shí)際應(yīng)用與驗(yàn)證

完成雙重圖形拆分后，版圖層將用EDA 軟件進(jìn)行光學(xué)臨近效應(yīng)修正（OPC），然后版圖信息會(huì)被制造到兩張光掩膜（Mask）。相關(guān)工程師會(huì)通過(guò)OPC 軟件進(jìn)行光刻工藝仿真，通過(guò)結(jié)果統(tǒng)計(jì)分析，評(píng)估雙重圖形拆分結(jié)果。DPT 軟件能夠盡可能高的覆蓋并實(shí)現(xiàn)工藝友好規(guī)則的拆分，后續(xù)光刻工藝仿真檢查到的不理想壞點(diǎn)（hotspot）則越少，最終良率越高。

芯片制造企業(yè)會(huì)通過(guò)DPT 軟件拆分技術(shù)，來(lái)修正不理想的壞點(diǎn)。將壞點(diǎn)幾何環(huán)境特征寫(xiě)入拆分規(guī)則，可在更早步驟中，較為徹底的避免該類(lèi)問(wèn)題，在實(shí)際中也獲得了驗(yàn)證。例如，對(duì)于通孔層（Via）某些冗余Via 帶來(lái)的拆分不理想?yún)^(qū)域，芯片制造商通常會(huì)考慮對(duì)局部冗余Via 做一定變化，并寫(xiě)入拆分規(guī)則，來(lái)解決該問(wèn)題[5]。

3 難點(diǎn)問(wèn)題與技術(shù)措施

3.1 拆分算法中引入工藝友好軟規(guī)則

例如，嚴(yán)格拆分規(guī)則為邊（Line）與邊(Line)間距<=40 nm、邊（Line）與線端（Line end）間距<=50 nm、線端與線端(有投影重合)間距<=55 nm、點(diǎn)與點(diǎn)間距<=45 nm；工藝友好軟規(guī)則見(jiàn)表1；其中優(yōu)先級(jí)1 表示拆分優(yōu)先度最高，優(yōu)先級(jí)3 表示拆分優(yōu)先度較低。

表1 工藝友好規(guī)則示例

軟規(guī)則拆分需要在嚴(yán)格拆分規(guī)則基礎(chǔ)上再做計(jì)算求解。拆分軟件應(yīng)先確保嚴(yán)格拆分完成后，再根據(jù)優(yōu)先級(jí)進(jìn)行軟規(guī)則拆分。軟規(guī)則拆分時(shí)，需引入虛擬奇數(shù)環(huán)用于后續(xù)調(diào)整。虛擬奇數(shù)環(huán)是建立在軟規(guī)則基礎(chǔ)上的虛擬拆分違例，這類(lèi)虛擬拆分違例在滿足預(yù)設(shè)激發(fā)條件時(shí)，可對(duì)嚴(yán)格規(guī)則拆分結(jié)果重新著色，保證軟規(guī)則拆分覆蓋率。

3.2 內(nèi)存和性能問(wèn)題

超大規(guī)模求解圖形著色問(wèn)題的計(jì)算將會(huì)對(duì)硬件資源造成極大沖擊，運(yùn)算量極為巨大。在14 nm 節(jié)點(diǎn)的芯片設(shè)計(jì)中，一個(gè)版圖層包含多邊形數(shù)量超過(guò)十億，更先進(jìn)節(jié)點(diǎn)的大尺寸芯片，數(shù)量甚至為百億級(jí)。DPT 軟件拆分求解時(shí)，內(nèi)存使用峰值超過(guò)2T，運(yùn)行時(shí)間會(huì)超過(guò)上百小時(shí)。

解決內(nèi)存消耗和計(jì)算量問(wèn)題，將從兩個(gè)方面出發(fā)：

（1）拆分算法優(yōu)化。由于軟規(guī)則帶來(lái)了更多拆分限制，算法工程師需針對(duì)該問(wèn)題進(jìn)行更多的優(yōu)化嘗試。

（2）DPT 軟件充分利用分布式運(yùn)算模式。傳統(tǒng)求解方法是將數(shù)據(jù)放在內(nèi)存中利用多線程求解，但單臺(tái)服務(wù)器內(nèi)存及計(jì)算資源有限。通過(guò)對(duì)計(jì)算任務(wù)合理切分（Partition）及分發(fā)，利用分布式服務(wù)器加速計(jì)算，為目前主流EDA 軟件發(fā)展趨勢(shì)之一。

4 技術(shù)創(chuàng)新分析

DPT 軟件開(kāi)發(fā)過(guò)程中面臨的諸多瓶頸，需要技術(shù)創(chuàng)新加以解決；而按照傳統(tǒng)技術(shù)方向，需長(zhǎng)時(shí)間的開(kāi)發(fā)周期和技術(shù)積累，例如西門(mén)子EDA（Mentor Graphics）在層次化（Hierarchy）方向技術(shù)積累長(zhǎng)達(dá)20年。

通常DPT 軟件在做拆分求解時(shí)，難以充分利用分布式服務(wù)器，原因是拆分的求解需考慮全局?jǐn)?shù)據(jù)才能給出最優(yōu)解，局部拆分結(jié)果并不完全準(zhǔn)確。然而，利用局部結(jié)果并引入新算法拆分校正，可迅速生成合理的拆分求解。該算法對(duì)于降低內(nèi)存和運(yùn)算時(shí)間有顯著幫助。

局部數(shù)據(jù)切分（Partition）方式也直接影響了DPT軟件性能。結(jié)合芯片設(shè)計(jì)特點(diǎn)，采取模塊抽取及一維切分方式，可大幅降低后續(xù)模塊計(jì)算壓力。此切分方式示例見(jiàn)圖5。

圖5 模塊抽取及一維切分

結(jié)束語(yǔ)

基于工業(yè)界的實(shí)際應(yīng)用，DPT 技術(shù)架構(gòu)和功能經(jīng)過(guò)了嚴(yán)謹(jǐn)論證、詳細(xì)布局與高質(zhì)量驗(yàn)證，最終產(chǎn)品可解決先進(jìn)半導(dǎo)體工藝對(duì)雙重圖形拆分需求，同時(shí)也打破了國(guó)外在該細(xì)分領(lǐng)域?qū)?guó)內(nèi)的限制。DPT 對(duì)于MPT技術(shù)開(kāi)發(fā)的算法、內(nèi)存管理方面也有許多啟示。