易 進，張 瑞，薛 鵬，卜 韓，王志斌，李孟委

（1.中北大學(xué)儀器與電子學(xué)院，山西太原 030051；2.山西省光電信息與儀器工程技術(shù)研究中心，山西太原 030051；3.中北大學(xué) 前沿交叉科學(xué)研究院，山西 太原 030051）

橢偏測量是通過同時測量反射光束的幅值衰減和相位改變來求解被測樣品的光學(xué)常數(shù)，然后通過菲涅耳方程可以將待測物的本征特性與測量量關(guān)聯(lián)起來的一種測量手段[1-2]。該測量方法不需要接觸到待測樣品，具有不破壞樣品、測量精度高、測量成本低等優(yōu)勢。橢偏測量法是目前測量薄膜厚度及光學(xué)常數(shù)使用最廣泛的方法[3-6]。

橢偏測量類型中的雙旋轉(zhuǎn)補償器具有單次測量、標定簡單、測量精度高、光譜范圍寬等優(yōu)點[7]。目前，傳統(tǒng)的旋轉(zhuǎn)方式采用的是電機旋轉(zhuǎn)帶動[8]，受限于電機本身的機械限制，該方法的缺點是調(diào)制頻率低。該文利用彈光調(diào)制器的快軸高速旋轉(zhuǎn)取代機械旋轉(zhuǎn)，調(diào)制頻率達到60 kHz。由此，搭建的橢偏測量系統(tǒng)精度高、光譜范圍寬、調(diào)制頻率高，應(yīng)用范圍更加廣泛[9]。

該文針對橢偏測量中彈光調(diào)制器快軸高速雙驅(qū)動調(diào)制展開研究，描述了橢偏測量中彈光調(diào)制需要實現(xiàn)的功能，重點研究了實現(xiàn)彈光調(diào)制器快軸高速調(diào)制的方法，利用FPGA 和雙驅(qū)動電路的配合實現(xiàn)彈光調(diào)制器的控制。經(jīng)過仿真和實驗數(shù)據(jù)分析，該電路輸出可以調(diào)整加在彈光調(diào)制器上的兩路電信號，從而達到進行彈光快軸調(diào)制的目的。

1 橢偏測量結(jié)構(gòu)及PEM快軸調(diào)制理論分析

1.1 橢偏測量結(jié)構(gòu)

廣義的雙旋轉(zhuǎn)補償器橢偏測量結(jié)構(gòu)如圖1 所示，該類橢偏測量系統(tǒng)硬件結(jié)構(gòu)主要分為三個部分：起偏臂、待測樣品、檢偏臂。起偏臂主要包括準直光源，起偏器，補償器。在起偏光路中，準直光源發(fā)出的光經(jīng)過起偏器產(chǎn)生線偏振光，補償器使偏振光產(chǎn)生相位延遲[10]。檢偏臂包含的光學(xué)器件與起偏臂相同，只是排列順序相反。根據(jù)測量理論，兩個補償器在測量過程中按恒定的速率比同時旋轉(zhuǎn)，可以單次測得樣品穆勒矩陣的全部16 個元素，從而可以對各種薄膜材料的厚度和光學(xué)常數(shù)進行分析[11-13]。

圖1 雙旋轉(zhuǎn)補償器橢偏測量結(jié)構(gòu)

1.2 PEM快軸調(diào)制原理

如圖2(a)所示，系統(tǒng)采用的是一種圓形結(jié)構(gòu)的雙驅(qū)動PEM，A 是由熔融石英制作的彈光晶體，兩個具有相同諧振頻率的壓電石英晶體B、C 呈α=45°夾角對稱的粘接在彈光晶體的應(yīng)力駐波節(jié)點處，以減小各自的應(yīng)力駐波在彈光晶體中的相互干擾[14]。當(dāng)PEM 工作時，兩路諧振頻率的調(diào)制信號分別加在B、C 上，兩路驅(qū)動信號的應(yīng)力駐波作用相互疊加。在圖2(b)中可以看到兩路信號疊加后的仿真效果，描述了快軸的一個基本位置。當(dāng)兩個壓電晶體同時加上調(diào)制的驅(qū)動信號時，彈光晶體中的應(yīng)力都可以看作駐波和行波的疊加。在純駐波模式下，通過調(diào)節(jié)B、C 上兩路信號的電壓幅值來控制彈光晶體中的應(yīng)力幅值比，進而實現(xiàn)快軸方位角的調(diào)節(jié)。在純行波模式下，PEM 能實現(xiàn)快軸圓周運動的偏振調(diào)制，其旋轉(zhuǎn)方向由加在壓電晶體B、C 上的驅(qū)動信號的相位差決定[15]。在薄膜測量應(yīng)用中，需要快軸能夠進行快速旋轉(zhuǎn)調(diào)制，即PEM 工作在純行波模式。并且彈光晶體的相位延遲量是常量，由驅(qū)動信號的電壓幅值決定[16]。因此，通過電路系統(tǒng)的配合可以使PEM 快軸高速、可控的旋轉(zhuǎn)，從而取代橢偏測量結(jié)構(gòu)中傳統(tǒng)的旋轉(zhuǎn)補償器。

圖2 45°彈光調(diào)制器結(jié)構(gòu)及驅(qū)動應(yīng)力仿真

2 雙驅(qū)動電路系統(tǒng)結(jié)構(gòu)

PEM 雙驅(qū)動電路控制系統(tǒng)主要包括FPGA 驅(qū)動控制模塊、外圍電路模塊，其結(jié)構(gòu)如圖3 所示。根據(jù)橢偏測量需求，利用上位機向FPGA 發(fā)送快軸調(diào)制所需要的頻率控制字和相位控制字，通過FPGA 自帶的鎖相環(huán)（PLL）模塊和Verilog 編寫的邏輯判斷語句，可以產(chǎn)生指定頻率和相位差的信號源CH1 和CH2。每個信號源包含四路方波信號，這里采用多路信號是為了增強輸出功率，提高輸出信號幅值。通過外圍處理電路產(chǎn)生能夠驅(qū)動控制PEM 快軸高速旋轉(zhuǎn)的正弦信號。同時在外圍電路輸出端連接示波器，以便觀察電路控制效果，校驗相位差。

圖3 彈光調(diào)制器雙驅(qū)動電路系統(tǒng)結(jié)構(gòu)

3 彈光快軸調(diào)制雙驅(qū)動電路系統(tǒng)設(shè)計

3.1 FPGA中PLL調(diào)用與邏輯控制設(shè)計

為了高速驅(qū)動PEM 的快軸旋轉(zhuǎn)，根據(jù)設(shè)計的彈光晶體和壓電晶體的諧振頻率，所需要的驅(qū)動信號頻率通常能達到幾十千赫茲至上百千赫茲。同時為了提高系統(tǒng)的時鐘計數(shù)精度，在編寫Verilog 語言程序時，調(diào)用FPGA 中的鎖相環(huán)（PLL）模塊，使FPGA 控制板自帶的時鐘信號生成更高頻率的時鐘信號。如圖4 所示，在FPGA 中PLL 模塊產(chǎn)生時鐘信號CLK,上位機PC 端輸入的頻率控制字為F。每個時鐘信號對計數(shù)寄存器自加F，然后將寄存器狀態(tài)作為邏輯判斷程序的初始條件。

圖4 FPGA雙驅(qū)動信號控制原理圖

其頻率控制原理如下：

設(shè)PLL 產(chǎn)生的時鐘信號頻率為M1，期望得到的輸出頻率為M2，則周期分別為：

頻率控制字為F，要使程序能穩(wěn)定輸出固定頻率M2，時鐘頻率和輸出頻率的計數(shù)時間應(yīng)該相等，可得：

將式（1）、（2）代入式（3）化簡可得：

邏輯控制部分的程序都是根據(jù)計數(shù)寄存器的數(shù)值進行判斷的，通過寄存器數(shù)值與占空比控制字S的數(shù)值比較，控制輸出信號CH1 與CH2 各自的占空比。給CH1 或者CH2 的計數(shù)寄存器在初始化階段賦予數(shù)值P，即可產(chǎn)生CH1 與CH2 信號之間的固定相位差。前面已經(jīng)說明，為了提高驅(qū)動效率，CH1 和CH2 都包含了四路方波信號。每一路信號在FPGA程序中都能單獨控制其頻率、占空比、相位差。方便后續(xù)外圍電路的調(diào)試與測試，彌補了電子元器件帶來的系統(tǒng)誤差。

3.2 外圍電路設(shè)計與仿真

考慮到FPGA 和外置電路間的電信號干擾，電路輸入部分采用高速響應(yīng)光耦H11L1 系列作為輸入信號隔離器件，通過調(diào)節(jié)光耦供電電壓可放大輸入信號幅值。經(jīng)過FPGA 調(diào)制的CH1 與CH2 共八路方波信號，分為兩組分別通過光耦接入后續(xù)電路進行處理。由于彈光快軸調(diào)制的特性需求，整體設(shè)計采用完全對稱的兩部分，每部分處理一組信號。

所設(shè)計電路原理圖如圖5 所示，F(xiàn)PGA 輸出的信號通過光耦隔離電路，然后從左至右經(jīng)過兩組極性相反的金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）后進入LC 諧振電路，文中采用了IRF7313 和IRF7314 兩種型號的功率放大場效應(yīng)管芯片。IRF7313 里面包含兩個N 溝道MOSFET，通過2、4 端口輸入的柵極電壓VG需要確保VGS＞VTN(NMOS 管開啟電壓)，所以在設(shè)計光耦輸出端電阻時需要考慮電阻的分壓，確保方波正部分的電壓能夠滿足需求。IRF7314 里面包含兩個P 溝道MOSFET，因此，同樣需要滿足其導(dǎo)通條件VGS＞VTP(P-MOS 管開啟電壓)，這里VGS、VTP均為負數(shù)。由于電路結(jié)構(gòu)的對稱性，另外半邊的電路工作原理類似，其兩路輸出信號主要通過FPGA 編程部分來區(qū)別。

圖5 外圍電路設(shè)計原理圖

外圍電路最后一部分為LC 諧振電路，采用并聯(lián)諧振結(jié)構(gòu)。電感器件使用定制的防干擾外殼的5 mH 線圈電感。在確定電感參數(shù)后，根據(jù)所需要的諧振頻率即可計算出理論所需要電容的大小。針對該文所研究的彈光調(diào)制器，選用60 kHz 的諧振頻率，根據(jù)諧振時電路感抗等于容抗可得：

理論所需電容容值為：

根據(jù)所設(shè)計的電路和計算所得數(shù)值，利用NI Multisim 軟件進行仿真，由于仿真不包含F(xiàn)PGA 模塊，故需要在軟件中找到能更改各種參數(shù)的周期信號來代替FPGA 產(chǎn)生的驅(qū)動信號。再所搭建的仿真模型中，利用能修改周期、脈沖寬度、延時、脈沖幅值等參數(shù)的脈沖電壓發(fā)生器代替FPGA 的驅(qū)動信號。該文設(shè)計PEM 為60 kHz 的驅(qū)動信號，根據(jù)計算可以得到周期T=16.6 μs。根據(jù)式（6）計算的理論電容為參考值，在搭建的仿真模型實際測試過程中，測得LC 諧振效果較理想的電容值約為1 370 pF。

圖6 為仿真測試結(jié)果，輸入分別取兩組信號中相同的一路進行相位差對比。圖6(a)中展示了輸入相同相位的信號，兩路輸出之間沒有相位差的仿真結(jié)果，此時諧振電壓能達到502.25VPP。將一組脈沖電壓發(fā)生器的相位延遲改為2 μs，根據(jù)周期T=16.6 μs,可計算出FPGA 輸出兩組信號之間的相位差約為43.4°。如圖6(b)所示，標記T2 相對T1 延遲1.989 μs，通過仿真產(chǎn)生的兩路諧振，輸出T2 對應(yīng)T1也產(chǎn)生相位延遲為8.523 μs，相位差約為184.8°。通過仿真驗證了，通過更改FPGA 兩組驅(qū)動信號之間相位差達到調(diào)節(jié)兩路諧振電壓相位差的可行性。

圖6 仿真結(jié)果

4 測試結(jié)果與分析

圖7 為實驗搭建的測試系統(tǒng)。FPGA 芯片采用的原ALTERA 公司Cyclone ⅣE 系列的EP4CE10 F17C8，測試系統(tǒng)由上位機PC 端、直流電源（型號為RIGOL DP832）、FPGA 控制板、雙驅(qū)動電路板、示波器（型號為RIGOL DS1104）等組成。PC 端跟FPGA相連進行通信，可以修改參數(shù)，調(diào)整FPGA 輸出的信號。兩路直流電源分別為光耦器件和功率MOS 管供電，信號經(jīng)過電路板處理后產(chǎn)生兩路驅(qū)動信號，經(jīng)過10 倍衰減的探針接入示波器中。

圖7 測試系統(tǒng)照片

利用搭建的測試系統(tǒng)，經(jīng)過長時間的測試，外圍電路諧振穩(wěn)定后輸出幅值穩(wěn)定在430VPP以上，能夠滿足彈光驅(qū)動需求。并且能夠根據(jù)FPGA 輸出信號的相位差來改變兩路驅(qū)動信號的相位差。圖8 顯示的是當(dāng)CH1 和CH2 沒有相位差時，兩路驅(qū)動信號的輸出結(jié)果，幅值分別約為479VPP和485VPP，此時輸出相位差接近于0?？梢杂^察到通過外圍電路處理后，輸出的兩路信號幅值、相位基本一致，電路對稱性較好。

圖8 同相位雙驅(qū)動測試結(jié)果

針對PEM 的快軸調(diào)制在橢偏測量中的實際應(yīng)用，所設(shè)計的雙驅(qū)動電路系統(tǒng)需能夠產(chǎn)生并調(diào)節(jié)驅(qū)動信號的相位差。給FPGA 輸出信號CH2 一定的延遲后，當(dāng)測試系統(tǒng)穩(wěn)定下來，可以觀察到兩路驅(qū)動信號幅值分別為432VPP和458VPP，相位差約為106.3°，其幅值、頻率符合驅(qū)動要求，如圖9 所示。經(jīng)過多次測試，通過修改FPGA 輸出CH2 的相位延遲，可以改變最終外圍電路輸出的兩路驅(qū)動信號之間的相位差。

圖9 不同相位雙驅(qū)動測試結(jié)果

通過搭建的測試系統(tǒng)，對電路進行分析和測試，驗證了該雙驅(qū)動電路系統(tǒng)能夠應(yīng)用于PEM 快軸雙驅(qū)動的可行性，并能通過幅值和相位差的調(diào)整改變PEM 的工作狀態(tài)。

5 結(jié)論

針對橢偏測量中PEM 高速快軸調(diào)制的需求，該文設(shè)計了基于FPGA 的雙驅(qū)動信號電路系統(tǒng)，通過上位機對FPGA 進行參數(shù)的修改，從而控制兩路LC諧振驅(qū)動信號幅值、相位差的變化。仿真和實驗結(jié)果表明，該系統(tǒng)輸出頻率能穩(wěn)定在所需要的60 kHz附近，輸出幅值能達到430VPP以上，能夠?qū)崿F(xiàn)對PEM純行波模式的高壓、高頻驅(qū)動，實現(xiàn)快軸偏振調(diào)制的方向控制。同時，所設(shè)計的系統(tǒng)具有實時調(diào)節(jié)功能，可根據(jù)橢偏測量中相位延遲量和偏振需求修改系統(tǒng)參數(shù)。該文也為彈光調(diào)制器的高效驅(qū)動和廣泛應(yīng)用提供了理論和實踐參考。