崔海波,王 康,武建鋒

(1.中國科學(xué)院國家授時(shí)中心,西安 710600;2.中國科學(xué)院大學(xué),北京 101408;3.時(shí)間基準(zhǔn)及應(yīng)用重點(diǎn)實(shí)驗(yàn)室(中國科學(xué)院),西安 710600)

0 引言

高精度的時(shí)間、頻率信號在衛(wèi)星導(dǎo)航、電力等領(lǐng)域愈發(fā)重要,尤其是時(shí)間同步技術(shù),其精度往往需要達(dá)到納秒甚至更高。時(shí)間同步技術(shù)就是使用外部的標(biāo)準(zhǔn)信號來同步本地所產(chǎn)生的信號[1]。原子鐘作為提供高精度時(shí)間的關(guān)鍵設(shè)備,其精度日益增加,為了滿足高精度時(shí)間同步的需求,相位微躍技術(shù)的精度也在不斷提高。同時(shí),由于環(huán)境變化和器件老化等原因,原子鐘不可避免地存在一個(gè)長期漂移的變化趨勢,導(dǎo)致守時(shí)精度惡化,雖然多數(shù)情況下引起的漂移量變化都很微小,但是對于高精度時(shí)間同步場合卻會產(chǎn)生很大的誤差。相位微躍技術(shù)可在不改變原子鐘輸出原始信號的前提下,對其頻率和相位在一定范圍內(nèi)進(jìn)行微調(diào)輸出,消除原子鐘輸出秒脈沖信號的鐘差和鐘漂,增加原子鐘組的使用壽命,因此相位微躍技術(shù)對于原子鐘以及時(shí)頻領(lǐng)域均不可或缺。對于相位微躍技術(shù)中的移相部分,相位調(diào)整精度直接決定了時(shí)間同步系統(tǒng)的同步性能。

目前,數(shù)字信號相位調(diào)整的主流方法是使用直接數(shù)字合成(direct digital frequency synthesis,DDS)技術(shù),通過改變相位控制字和頻率控制字的值來實(shí)現(xiàn)相位和頻率的調(diào)整,其調(diào)整精度受制于頻率和相位控制字位數(shù)。單一使用DDS進(jìn)行秒脈沖相位微躍的最小分辨力僅可達(dá)皮秒量級[2],使用DDS和鎖相環(huán)技術(shù)的分辨力也僅達(dá)到了6 fs[3]。本文就數(shù)字信號相位調(diào)整提供了一種新思路,相位調(diào)整分辨力可達(dá)亞飛秒量級,平均相移準(zhǔn)確度也可達(dá)0.1 fs。移相精度相對于單一使用DDS技術(shù)可大幅提升。

本文主要針對相位精密調(diào)整設(shè)計(jì)了一臺高精度可相移的秒脈沖移相器,給出了該秒脈沖移相器的設(shè)計(jì)方案以及具體的實(shí)現(xiàn)原理,包括硬件設(shè)計(jì)與軟件思路,最后給出了平均相移準(zhǔn)確度的測試結(jié)果。

1 秒脈沖精密移相器的設(shè)計(jì)和移相原理

1.1 系統(tǒng)設(shè)計(jì)

秒脈沖移相器設(shè)計(jì)如圖1所示,其主體部分由倍頻電路、主控芯片和移相電路組成。倍頻電路將外部輸入的10 MHz正弦信號通過鎖相環(huán)倍頻成25 MHz方波作為移相電路的頻率源輸入。需要移相電路產(chǎn)生的標(biāo)準(zhǔn)秒脈沖(one pulse per second,1 PPS)信號與外部1 PPS信號同步時(shí),主控芯片通過MDIO端口控制移相電路獲取外部1 PPS信號到達(dá)移相電路的時(shí)間,并根據(jù)這個(gè)時(shí)間產(chǎn)生粗同步的1 PPS信號;需要移相電路產(chǎn)生的1 PPS信號進(jìn)行相移時(shí),計(jì)算機(jī)通過串口輸入相位偏移量Δφ給主控芯片,主控芯片對相位偏移量進(jìn)行處理,之后通過MDIO端口發(fā)送到移相電路進(jìn)行相移,此時(shí)移相電路輸出1 PPS+Δφ信號。

圖1 秒脈沖移相器系統(tǒng)設(shè)計(jì)圖

1.2 DP83640組的組成

DP83640組由2個(gè)DP83640芯片級聯(lián)組成,如圖2所示。單個(gè)DP83640芯片接入外部25 MHz也可輸出1 PPS信號,但移相范圍只能為8 ns的整數(shù)倍,即最小移相分辨力僅為8 ns,移相精度較低,不適用于高精度時(shí)間同步場合。單個(gè)DP83640 芯片能夠輸出相位可微調(diào)的方波信號,微調(diào)分辨力遠(yuǎn)小于8 ns,可作為第二級DP83640的頻率源輸入,兩級DP83640級聯(lián)可彌補(bǔ)單個(gè)DP83640芯片輸出的1 PPS信號相移分辨力不能小于8 ns的問題。而兩級以上的DP83640芯片進(jìn)行級聯(lián)雖也能實(shí)現(xiàn)1 PPS 信號的相位微調(diào),但對最小相移分辨力沒有提升,反而會增加電路噪聲,故采用兩級DP83640芯片級聯(lián)作為精密移相器的核心部分。

圖2 DP83640組內(nèi)部級聯(lián)圖

圖2中計(jì)算機(jī)端輸入相位調(diào)整量Δφ,通過主控芯片將Δφ拆分為小于8 ns的相位偏移量Δφ1和8 ns 的整數(shù)倍偏移量Δφ2分別送入DP83640組的第一級和第二級。設(shè)方波信號為

(1)

其中,E為方波的幅值;f為頻率。

則第一級DP83640輸出的信號為

(2)

其中,f=25 MHz。

第一級DP83640對輸出的25 MHz方波進(jìn)行相位調(diào)整量為Δφ1的相位微調(diào),第二級DP83640同時(shí)對1 PPS信號進(jìn)行相位調(diào)整量為Δφ2的相位粗調(diào),第二級DP83640即可輸出相位調(diào)整量為Δφ的1 PPS+Δφ信號,二者相互配合,實(shí)現(xiàn)對輸出秒脈沖信號的相位調(diào)整。

DP83640組由本地參考時(shí)鐘、精密時(shí)間協(xié)議(precise time protocol,PTP)時(shí)鐘、脈沖控制振蕩器(frequency-controlled oscillator,FCO)、相位產(chǎn)生模塊(phase generation module,PGM)、觸發(fā)控制模塊、時(shí)間戳模塊、通用輸入輸出(general purpose input out-put,GPIO)控制模塊、PTP速率調(diào)整模塊和PTP數(shù)字計(jì)數(shù)器組成,如圖3所示。

圖3 DP83640組內(nèi)部功能組成圖

本地參考時(shí)鐘同步于外部的25 MHz參考輸入,給內(nèi)部其他模塊提供125 MHz的頻率源。

PTP時(shí)鐘是DP83640內(nèi)部實(shí)現(xiàn)移相功能的主要時(shí)鐘,它同步于外部的125 MHz參考輸入,該時(shí)鐘的運(yùn)行頻率是250 MHz。

PTP速率調(diào)節(jié)模塊主要由臨時(shí)速率調(diào)整寄存器和固定速率調(diào)整寄存器組成,通過這兩種模塊可同步控制PTP時(shí)鐘和PTP數(shù)字計(jì)數(shù)器。PTP速率調(diào)節(jié)模塊對PTP時(shí)鐘內(nèi)部250 MHz信號的控制量可通過PTP數(shù)字計(jì)數(shù)器的數(shù)值變化量進(jìn)行顯示,同時(shí)也可通過對PTP數(shù)字計(jì)數(shù)器的控制間接控制PTP時(shí)鐘內(nèi)部250 MHz頻率信號。

PTP數(shù)字計(jì)數(shù)器主要由3個(gè)表示不同時(shí)間單位的計(jì)數(shù)器所構(gòu)成,主要由32位的秒以上累加器、30位的1 s累加器和32位的1 ns累加器組成[4],如圖4所示。

圖4 PTP數(shù)字計(jì)數(shù)器原理框圖

PTP計(jì)數(shù)器的值由秒以上累加器和1 s累加器共同表示,當(dāng)1 ns累加器的值等于232時(shí),向1 s累加器進(jìn)位,當(dāng)1 s累加器的值等于109時(shí),向秒以上累加器進(jìn)位[4]。固定速率調(diào)整寄存器可以設(shè)置一個(gè)值來持續(xù)地控制1 ns累加器的數(shù)值,糾正1 ns累加器累加到232的時(shí)間長度,即可以2-32的最小分辨力來調(diào)整1 ns的時(shí)間長度;臨時(shí)速率調(diào)整寄存器可以設(shè)置一個(gè)以8 ns為周期的周期數(shù),在設(shè)定時(shí)間長度后按照固定速率調(diào)整寄存器的值來調(diào)整1 ns累加器的數(shù)值。

通過配置寄存器可選擇頻率源是PGM模塊還是FCO模塊,PGM和FCO均可輸出250 MHz/N的方波,其中N為2～255的整數(shù),N的數(shù)值也可通過配置寄存器進(jìn)行配置。兩種頻率源產(chǎn)生模塊各有優(yōu)劣:FCO模塊抖動性能更好,但臨時(shí)速率調(diào)整寄存器可設(shè)定的最大調(diào)整周期數(shù)較小;而選用PGM作為頻率源時(shí),臨時(shí)速率調(diào)整寄存器可設(shè)定的最大調(diào)整周期數(shù)雖更大,但抖動性能不如FCO[4]。將第一級DP83640通過FCO模塊和PGM模塊產(chǎn)生的25 MHz方波信號分別接入到53100A相位噪聲分析儀(Allan偏差優(yōu)于5×10-15/s,相位噪聲優(yōu)于-175 dBc/Hz@10 MHz)進(jìn)行測量,53100A相位噪聲分析儀可以快速準(zhǔn)確測量出兩種頻率源的Allan偏差,主要測量頻率源模塊的短期頻率穩(wěn)定度,故測量時(shí)間設(shè)定為30 min,53100A的參考信號選用UTC(NTSC)標(biāo)準(zhǔn)10 MHz信號,測量結(jié)果如表1所示。

表1 FCO模塊和PGM模塊的頻率穩(wěn)定度

由表1可得, FCO模塊產(chǎn)生的25 MHz方波信號的短期頻率穩(wěn)定度均更優(yōu)于PGM模塊所產(chǎn)生的25 MHz方波信號,抖動性能與預(yù)期結(jié)果一致,故選擇短期頻率穩(wěn)定度更好的FCO模塊作為第二級DP83640的時(shí)鐘源。

時(shí)間戳模塊可以對外部輸入的參考1 PPS打時(shí)間戳,通過觸發(fā)控制模塊和GPIO控制模塊可在與外部參考的1 PPS所記錄的時(shí)間戳相同的納秒時(shí)刻產(chǎn)生1 PPS信號,產(chǎn)生的1 PPS信號與外部參考的1 PPS信號誤差在8 ns以內(nèi)。

1.3 移相模塊的移相策略

DP83640內(nèi)部移相模塊總共有4種機(jī)制來調(diào)整PTP數(shù)字計(jì)數(shù)器的值,分別為直接讀寫、加減調(diào)整、固定速率調(diào)整和臨時(shí)速率調(diào)整[5],其中PTP數(shù)字計(jì)數(shù)器的調(diào)整量與PTP時(shí)鐘頻率的調(diào)整量在采用固定速率調(diào)整和臨時(shí)速率調(diào)整這兩種方式時(shí)相對應(yīng)。

直接讀寫調(diào)整方式是指將時(shí)間值通過對內(nèi)部寄存器的寫入直接設(shè)置到1 s累加器和秒以上累加器中,這種方式適合時(shí)間偏差較大時(shí)使用。例如,當(dāng)前PTP計(jì)數(shù)器的值為5 s 3 000 ns,外部輸入的時(shí)間值為6 s 4 000 ns,寫入完成后內(nèi)部PTP計(jì)數(shù)器的值將立刻改變?yōu)? s 4 000 ns。

加減調(diào)整是指PTP計(jì)數(shù)器當(dāng)前的值直接與以納秒為單位的調(diào)整量相加,調(diào)整量可正可負(fù),這種方式適合時(shí)間偏差大于8 ns時(shí)使用。例如,當(dāng)前PTP計(jì)數(shù)器的值為5 s 3 000 ns,外部輸入的時(shí)間值為+200 ns,寫入完成后內(nèi)部PTP計(jì)數(shù)器的值將改變?yōu)? s 3 200 ns。

固定速率調(diào)整方式是通過對1 ns累加器的操作所實(shí)現(xiàn)的,1 ns累加器在每個(gè)間隔為8 ns的內(nèi)部時(shí)鐘周期均加上一個(gè)由用戶寫入DP83640固定速率寄存器的值RATE_TEMP,當(dāng)1 ns累加器的值溢出時(shí)再根據(jù)用戶設(shè)定的調(diào)整方向向1 s累加器進(jìn)行進(jìn)位或者借位,從而達(dá)到調(diào)整速率的目的[6]。對DP83640固定速率寄存器和調(diào)整方向一旦設(shè)置完畢,在每個(gè)8 ns 的時(shí)鐘周期對1 ns累加器的操作均會生效,所以稱為固定速率調(diào)整,這種調(diào)整方式適合時(shí)間偏差小于周期間隔時(shí)間8 ns時(shí)使用。例如,設(shè)定固定速率調(diào)整至相對于外部參考時(shí)鐘的+100×10-6:

1)因標(biāo)稱的參考周期為8 ns,一個(gè)周期的調(diào)整量為

8 ns×10-4=0.000 8 ns

(3)

2)轉(zhuǎn)換為固定速率調(diào)整寄存器值為

0.000 8×232≈3.4×106(0x346DC6)

(4)

將0x346DC6寫入固定速率寄存器即實(shí)現(xiàn)PTP計(jì)數(shù)器和PTP時(shí)鐘頻率相對外部參考時(shí)鐘+100×10-6的調(diào)整。

臨時(shí)速率調(diào)整同樣是通過對1 ns累加器的操作所實(shí)現(xiàn)的,與固定速率調(diào)整不同的是臨時(shí)速率的調(diào)整是在PTP臨時(shí)速率延時(shí)寄存器所設(shè)定的持續(xù)時(shí)間段內(nèi),根據(jù)用戶所設(shè)定的臨時(shí)速率寄存器的值RATE_TEMP進(jìn)行調(diào)整。在PTP臨時(shí)速率延時(shí)寄存器所設(shè)定的持續(xù)時(shí)間結(jié)束后,速率糾正數(shù)值將切換回固定速率糾正數(shù)值,這種調(diào)整方式相位調(diào)整精度最小可達(dá)到

(5)

適合精細(xì)調(diào)整時(shí)間偏差時(shí)使用。例如,在1 ms內(nèi)臨時(shí)速率糾正時(shí)間為+3 ns。

1)計(jì)算出臨時(shí)速率調(diào)整時(shí)間

1 ms÷8 ns=125 000時(shí)鐘周期(0x1E848)

(6)

2)一個(gè)周期的調(diào)整量為

3 ns÷125 000=0.000 024 ns

(7)

3)轉(zhuǎn)換為固定速率寄存器值為

0.000 024*232≈1.0×105(0x192A7)

(8)

將0x1E848寫入臨時(shí)速率寄存器,同時(shí)將0x192A7寫入固定速率寄存器,即可在1 ms內(nèi)臨時(shí)糾正PTP計(jì)數(shù)器數(shù)值增加3 ns的調(diào)整和PTP時(shí)鐘的相位向正方向移動3 ns的調(diào)整。

DP83640組主要通過加減調(diào)整和臨時(shí)速率調(diào)整的方式對輸出的1 PPS信號進(jìn)行相位的調(diào)整。例如,外部串口輸入的Δφ相位偏移量為+21 ns,通過主控芯片分解成Δφ1=5 ns的相位微調(diào)量和Δφ2=16 ns的相位粗調(diào)量。主控芯片將Δφ1寫入第一級DP83640,通過臨時(shí)速率調(diào)整對25 MHz方波信號進(jìn)行移相,因?yàn)镕CO臨時(shí)速率調(diào)整的最長持續(xù)時(shí)間約為500 ms,所以需要臨時(shí)速率調(diào)整的時(shí)間不能過長,同時(shí)也不能使一個(gè)周期調(diào)整量很大,故按照臨時(shí)速率調(diào)整量的大小進(jìn)行時(shí)鐘周期數(shù)的匹配。5 ns的調(diào)整量匹配得到臨時(shí)速率調(diào)整時(shí)間為100 000個(gè)時(shí)鐘周期(0x186A0),則一個(gè)周期的調(diào)整量為

5 ns÷100 000=0.000 05 ns

(9)

轉(zhuǎn)化為固定速率寄存器的值為

0.000 05*232≈2.2×104(0x346DC)

(10)

將0x186A0寫入臨時(shí)速率寄存器,同時(shí)將0x346DC寫入固定速率寄存器,第一級DP83640即可在 0.8 ms內(nèi)完成25 MHz方波信號的移相;第二級DP83640則采用在當(dāng)前內(nèi)部PTP計(jì)數(shù)器的秒以上累加器加上Δφ2=16 ns的方式進(jìn)行移相,當(dāng)檢測到當(dāng)前的秒脈沖信號產(chǎn)生完成,在下一個(gè)秒脈沖到來之前,重新按照PTP計(jì)數(shù)器的時(shí)間產(chǎn)生秒脈沖,此時(shí)產(chǎn)生的秒脈沖便完成了+21 ns的相位調(diào)整。

2 秒脈沖精密移相器的軟硬件設(shè)計(jì)

2.1 硬件設(shè)計(jì)

秒脈沖移相器的硬件部分設(shè)計(jì)主要由主控部分、Si5324倍頻電路和DP83640組組成,如圖5所示。ADM7150ARDZ-3.3芯片對外部輸入的5 V電壓進(jìn)行降壓,其具有極低的噪聲,電壓輸入5 V且輸入信號頻率1 kHz時(shí),電壓抑制比大于90 dB,故適合應(yīng)用于高精度電路,ADM7150ARDZ-3.3芯片為Si5324和DP83640組提供穩(wěn)定的3.3 V供電。Si5324是Silicon Labs公司的一款任意頻率時(shí)鐘發(fā)生芯片,主控芯片利用IIC協(xié)議對它進(jìn)行配置,Si5324的CKIN1+引腳接入外部輸入的10 MHz正弦波,從CKOUT1+引腳輸出25 MHz方波。

圖5 秒脈沖移相器硬件原理圖

硬件設(shè)計(jì)的關(guān)鍵主要為DP83640組的設(shè)計(jì),秒脈沖移相器的DP83640組的硬件PCB如圖6所示。

DP83640組通過MDIO引腳和MDC引腳與ARM處理器進(jìn)行通信,第一級DP83640通過X1引腳獲取外部Si5324鎖定外部10 MHz頻率源產(chǎn)生的25 MHz方波,通過CLK_OUT引腳可輸出受第一級DP83640控制的25 MHz方波信號作為第二級DP83640的頻率源,第二級DP83640再通過CLK_OUT引腳產(chǎn)生一個(gè)10 MHz的方波信號。

兩級DP83640均選用GPIO9引腳作為外部事件輸入引腳,內(nèi)部寄存器可獲取外部的標(biāo)準(zhǔn)秒脈沖的上升沿時(shí)間,通過GPIO1引腳在內(nèi)部寄存器所記錄的時(shí)刻產(chǎn)生脈沖寬度可調(diào)的秒脈沖。

2.2 軟件設(shè)計(jì)

系統(tǒng)軟件部分主要分為3個(gè)線程的操作,軟件流程圖如圖7所示。開機(jī)自動運(yùn)行主線程,主要包括:進(jìn)行系統(tǒng)、串口和DP83640組等的初始化。初始化完成后讀取Si5324的LOL寄存器位,判斷是否已經(jīng)倍頻25 MHz成功,當(dāng)Si5324成功輸出25 MHz后,主控配置DP83640第一級輸出25 MHz來驅(qū)動第二級DP83640。然后獲取外部原子頻標(biāo)輸入秒脈沖信號的時(shí)間寬度,將誤差值寫入固定速率調(diào)整寄存器,這樣確保DP83640內(nèi)部的PTP精密時(shí)鐘輸出的秒脈沖信號嚴(yán)格為1 Hz。然后獲取到外部原子頻標(biāo)輸入秒脈沖的時(shí)間戳,同時(shí)在下一秒相同的納秒時(shí)間戳產(chǎn)生一個(gè)秒脈沖信號。此時(shí),DP83640產(chǎn)生的秒脈沖信號與外部原子頻標(biāo)輸入秒脈沖的誤差應(yīng)在8 ns內(nèi)。

圖7 軟件設(shè)計(jì)流程框圖

主線程創(chuàng)建串口線程和移相線程,串口線程通過串口接收和處理外部計(jì)算機(jī)端輸入的相位偏移值:當(dāng)串口線程接收到外部計(jì)算機(jī)端通過串口輸入的Δφ相位偏移量的大小和方向時(shí),串口線程將會喚醒睡眠的移相線程并傳入移相值Δφ和移相方向。移相線程通過分析處理后先分成8 ns的整數(shù)倍和8 ns以下兩部分,然后對其進(jìn)行分別處理。8 ns 的整數(shù)倍部分通過直接加減調(diào)整的方式進(jìn)行移相,將DP83640第二級產(chǎn)生秒脈沖信號的時(shí)間戳加上相位偏移值,直接通過寄存器寫入時(shí)間值,以達(dá)到更改DP83640第二級產(chǎn)生的秒脈沖信號的納秒時(shí)刻的目的。對于相位偏移值小于8 ns的部分均采用臨時(shí)速率調(diào)整,將此部分相位偏移值分為6個(gè)檔位,按照這6個(gè)檔位對相位偏移值進(jìn)行拆分,將小于8 ns的相位偏移量按照順序1×100ns、1×10-2ns、1×10-4ns、1×10-6ns、1×10-8ns和1×10-10ns依次取模,所得相位偏移量余數(shù)再給下一級進(jìn)行取模,便將小于8 ns的相位偏移量進(jìn)行了拆分,以避免FCO頻率源的臨時(shí)速率調(diào)整的時(shí)間長度不足和減少移相精度的丟失。例如外部串口輸入的相位調(diào)整量為6.123 456 789 1 ns,按照6個(gè)檔位可將其相位調(diào)整量分解為6×100ns、1.2×10-1ns、3.4×10-3ns、5.6×10-5ns、7.8×10-7ns和9.1×10-9ns,各個(gè)檔位按分解的相位調(diào)整值分別寫入DP83640第一級進(jìn)行臨時(shí)速率調(diào)整,以達(dá)到納秒以下移相的要求。

3 移相測試

3.1 移相理論精度

秒脈沖移相器通過臨時(shí)速率調(diào)整的方式實(shí)現(xiàn)秒脈沖信號的最小相移,通過臨時(shí)速率調(diào)整可實(shí)現(xiàn)32位的1 ns累加器一個(gè)數(shù)值的相位移動,即理論可實(shí)現(xiàn)秒脈沖最小相移分辨力ΔTmin為

(11)

PTP時(shí)鐘計(jì)數(shù)器可通過臨時(shí)速率調(diào)整方式進(jìn)行多次調(diào)整,沒有超前或滯后調(diào)整的邊界。PTP時(shí)鐘計(jì)數(shù)器的調(diào)整量也與PTP時(shí)鐘的相位調(diào)整量相對應(yīng),PTP時(shí)鐘的相位也可以任意調(diào)整。由于PTP時(shí)鐘相位可任意調(diào)整,所以可實(shí)現(xiàn)秒脈沖移相器-0.5～+0.5 s范圍的相位調(diào)整。

3.2 移相測試和結(jié)論

測試平臺如圖8所示,以UTC(NTSC)守時(shí)鐘組輸出的頻率信號作為頻率源,頻率源輸出10 MHz 給頻率分配放大器、輸出1 PPS外部參考給脈沖分配放大器。頻率分配放大器放大分配后一路輸出10 MHz給SR620作為外部參考,一路輸出給秒脈沖發(fā)生器作為頻率驅(qū)動;脈沖分配放大器輸出一路1 PPS給SR620作為開門信號,秒脈沖發(fā)生器輸出一路1 PPS給SR620作為關(guān)門信號。通過計(jì)算機(jī)軟件控制秒脈沖發(fā)生器,同時(shí)使用計(jì)算機(jī)采集計(jì)數(shù)器的測試數(shù)據(jù),采集時(shí)間間隔設(shè)置為1 s,通過Stable32進(jìn)行匯總分析。

圖8 相位微調(diào)測試框圖

為了驗(yàn)證秒脈沖移相器的最小移相精度,設(shè)定相位調(diào)整量Δφ分別為100 fs、10 fs、1 fs和0.1 fs,依次進(jìn)行相移精度測試。SR620最小分辨力為25 ps[7],不能直接測量出相位移動的偏差,故以0.1 s的時(shí)間間隔,持續(xù)按照不同的Δφ值進(jìn)行相位步進(jìn),連續(xù)調(diào)整多次,同時(shí)用SR620進(jìn)行數(shù)據(jù)的采樣,對采集到的數(shù)據(jù)進(jìn)行線性擬合,計(jì)算相位調(diào)整的分辨力,測試數(shù)據(jù)如圖9所示。對移相的數(shù)據(jù)進(jìn)行線性擬合后,得到的一次函數(shù)的斜率為10次移相的斜率,對其乘以0.1便可得到單次相位調(diào)整量Δφ。

(a) Δφ=100 fs

圖9中,Δφ為100 fs測試了2 792 s,Δφ為10 fs測試了32 000 s,Δφ為1 fs測試了32 729 s,Δφ為0.1 fs測試了49 001 s,對不同的相位調(diào)整量采用不同的測試時(shí)間,保證所測時(shí)間段內(nèi)能夠計(jì)算出外部計(jì)算機(jī)所設(shè)定的相位微調(diào)量。從圖9可以看出,脈沖發(fā)生器和標(biāo)準(zhǔn)秒脈沖的相位差隨著時(shí)間增加與理論分析基本一致。由表2可得,根據(jù)采樣所得數(shù)據(jù)計(jì)算結(jié)果與設(shè)定的相位偏移基本吻合,隨著最小移相分辨力的降低,移相誤差也在增加,誤差由秒脈沖發(fā)生器的系統(tǒng)底噪和測量設(shè)備的噪聲綜合造成;同時(shí)根據(jù)表2也可以看出,秒脈沖發(fā)生器的平均相位微躍準(zhǔn)確度最高為0.1 fs左右,可說明平均相移準(zhǔn)確度基本達(dá)到了0.1 fs。

表2 相位微調(diào)結(jié)果

為評估相位調(diào)整量Δφ的有效性,對其不確定度進(jìn)行計(jì)算。在同等測試環(huán)境設(shè)定秒脈沖的相位調(diào)整量Δφ為0.1 fs,共進(jìn)行6次標(biāo)準(zhǔn)化測試,結(jié)果如表3所示。

表3 相位調(diào)整量為0.1 fs的測試結(jié)果

根據(jù)不確定度評定方法,計(jì)算其擬合相位調(diào)整量不確定度u,不確定度u是衡量參數(shù)測量結(jié)果的精度與穩(wěn)定性的指標(biāo),它表征了測量值的分布概率。根據(jù)貝塞爾公式,如式(12)所示,計(jì)算實(shí)驗(yàn)標(biāo)準(zhǔn)偏差,用平均值實(shí)驗(yàn)標(biāo)準(zhǔn)偏差作為該測量結(jié)果的重復(fù)性,用s(x)進(jìn)行表示。

(12)

根據(jù)計(jì)算得出的標(biāo)準(zhǔn)不確定度u可知,由于系統(tǒng)底噪和測量設(shè)備的噪聲等誤差,對其相位調(diào)整準(zhǔn)確度有一定的干擾,但誤差在可接受范圍內(nèi),所以認(rèn)為平均相位調(diào)整準(zhǔn)確度為0.1 fs是有效的。

4 結(jié)論

本文通過研究,得到如下結(jié)論:

1)提出了一種以DP83640芯片為相位微躍的核心部件的秒脈沖移相器,系統(tǒng)搭建較為簡單,秒脈沖移相精度更高,可以補(bǔ)償原子鐘因漂移所引起的守時(shí)誤差,對于提升守時(shí)系統(tǒng)的穩(wěn)定性具有一定意義,為相位微躍技術(shù)提供了一種新思路。

2)受電路噪聲的影響,移相測試的實(shí)驗(yàn)結(jié)果表明秒脈沖移相器的平均相位微調(diào)準(zhǔn)確度基本可以達(dá)到0.1 fs。