潘 奇，齊共新，岳俊峰

(南京電子技術(shù)研究所，南京 210039)

0 引言

隨著裝備功能和性能提升需求，小型化、多功能、集成化已成為發(fā)展趨勢[1]。大型電子系統(tǒng)功能復(fù)雜，一般由多個不同體制和功能的設(shè)備(如雷達、紅外探測、光學(xué)設(shè)備等)組成，這些單獨的設(shè)備工作于不同的體制，相互之間異步工作。需要工作在統(tǒng)一的基準(zhǔn)信息(如時間、方向、速度、角速度、經(jīng)度、維度等信息)下，才能實現(xiàn)各設(shè)備之間的協(xié)同工作。

以往的電子系統(tǒng)經(jīng)常借助于千兆以太網(wǎng)等組網(wǎng)技術(shù)，通過下發(fā)周期性的以太網(wǎng)報文來實現(xiàn)多個設(shè)備間的信息同步[2]。首先，該實現(xiàn)方式常用的UDP等以太網(wǎng)協(xié)議因沒有握手機制，無法在協(xié)議層避免數(shù)據(jù)丟失，這會給設(shè)備的協(xié)同工作帶來不確定性，若在應(yīng)用層中增加握手和確認機制則會增加傳輸和處理延時，降低系統(tǒng)信息融合的精度；其次，以太網(wǎng)報文的協(xié)議解析一般都需要通過CPU實現(xiàn)，需要占用較多的CPU時間，對于同步精度要求較高的電子系統(tǒng)，這些同步信息的下發(fā)將會非常頻繁(例如為實現(xiàn)ms級的同步，至少每1 ms就要處理一次網(wǎng)絡(luò)報文)，這將大大增加CPU的開銷，還會影響該設(shè)備協(xié)同處理的實時性[3]；另外，單純使用下發(fā)報文的方式只能滿足同步精度要求較低的電子系統(tǒng)，無法實現(xiàn)各設(shè)備間ms級以下的同步需求[4]。

為實現(xiàn)多個不同體制和工作方式的電子系統(tǒng)之間的協(xié)同工作，需要設(shè)計高可靠的同步設(shè)備，提供高精度、低延時、高確定性的同步信息，如時間基準(zhǔn)、位置信息及與設(shè)備工作相關(guān)的各類參數(shù)信息，實現(xiàn)電子設(shè)備間的微秒級的工作同步，有效發(fā)揮整個電子系統(tǒng)的效能。為適應(yīng)各設(shè)備不同的參數(shù)和精度需求，該同步設(shè)備還需要根據(jù)不同的使用場景做到靈活配置，可根據(jù)應(yīng)用需求在線調(diào)整輸出信息的內(nèi)容、頻率等，具備較強的適應(yīng)性。

1 總體方案設(shè)計

如圖1所示，導(dǎo)航分發(fā)設(shè)備主要由輸入單元、處理單元、FPGA單元、輸出單元四部分組成，具體實現(xiàn)功能如下：

圖1 冗余式導(dǎo)航分發(fā)設(shè)備功能框圖

1)輸入單元：用于基準(zhǔn)導(dǎo)航信息、時間信息、標(biāo)準(zhǔn)秒脈沖信號的輸入，并提供定制化的配置接口；

2)處理單元：用于導(dǎo)航信息的綜合處理，以及導(dǎo)航輸入接口形式的切換等；

3)FPGA單元：用于實現(xiàn)2路FC接口的導(dǎo)航信息分發(fā)、FC協(xié)議的時間服務(wù)、導(dǎo)航信息野值處理與推測等，同時接收標(biāo)準(zhǔn)秒脈沖信號，實現(xiàn)時間的精確同步，并對外提供不同量級的時間基準(zhǔn)信號；

4)輸出單元：用于實現(xiàn)導(dǎo)航信息、時間基準(zhǔn)信號的輸出。

冗余式導(dǎo)航分發(fā)設(shè)備用于接收外部輸入的各類同步信號，包括時鐘信號，RS422基準(zhǔn)信號，以及通過串口、以太網(wǎng)、FC接口、RocketIO接口等形式提供的數(shù)字報文信息，包括導(dǎo)航信息、時碼信息、各類參數(shù)信息等。

冗余式導(dǎo)航分發(fā)設(shè)備通過對輸入的基準(zhǔn)導(dǎo)航信息進行綜合處理，通過雙冗余FC接口為各電子系統(tǒng)提供統(tǒng)一的導(dǎo)航信息。通過對輸入的時碼信息進行綜合，基于輸入的秒脈沖100 kHz、1 MHz等時間基準(zhǔn)信號進行時間信息處理，產(chǎn)生統(tǒng)一的時間基準(zhǔn)信號，時、分、秒、年、月、日等秒及秒以上的信息通過雙冗余FC接口向各電子系統(tǒng)統(tǒng)一發(fā)布，根據(jù)各電子設(shè)備的應(yīng)用需求，秒以下的精確時間基準(zhǔn)信號通過射頻接口、RS422接口等形式提供，根據(jù)各設(shè)備的內(nèi)部的對時精度需求，可提供秒脈沖、10 Hz、1 kHz、10 kHz、100 kHz、1 MHz等不同精度的時間基準(zhǔn)信號。

冗余式導(dǎo)航分發(fā)設(shè)備采用高性能處理器和大規(guī)模FPGA組合實現(xiàn)導(dǎo)航信息、時間基準(zhǔn)信息的融合處理與統(tǒng)一分發(fā)功能，通過設(shè)計雙冗余嵌入式處理器、雙冗余FC接口等冗余設(shè)計架構(gòu)實現(xiàn)設(shè)備的高可用性，支持FC接口、RS422接口、射頻接口等形式的數(shù)據(jù)與信號分發(fā)，送出精確的時間基準(zhǔn)信號、導(dǎo)航信息、時碼信息及各類參數(shù)信息。

為滿足各設(shè)備的不同應(yīng)用需求，冗余式導(dǎo)航分發(fā)設(shè)備支持通過標(biāo)準(zhǔn)以太網(wǎng)接口實現(xiàn)設(shè)備功能、參數(shù)的在線配置，具有很強的靈活性。

本設(shè)備可采用FC接口輸入導(dǎo)航信息，并通過雙冗余FC接口進行信息分發(fā)，F(xiàn)C即光纖通道(FC，fiber channel) 是美國國家標(biāo)準(zhǔn)委員會( ANSI) 標(biāo)準(zhǔn)，同時具備基于通道的確定性高速傳輸和基于網(wǎng)絡(luò)的路由傳輸功能[5]。FC協(xié)議適合在實時性要求較高的場合使用，其主要特點如下：

1)帶寬高，光纖通道支持4、8、16、32 Gbps；

2)低延時，交換機端口轉(zhuǎn)發(fā)延時可控制在1 μs以內(nèi)；

3)確定性傳輸，通過流控機制可實現(xiàn)數(shù)據(jù)幀不丟失；

4)互聯(lián)拓撲多樣，包括點到點、仲裁環(huán)以及交換拓撲；

5)可靠性高，可通過FPGA實現(xiàn)，靈活性強，占用資源少，協(xié)議解析不需要占用CPU資源，適合應(yīng)用于嵌入式系統(tǒng)。

2 信號輸入設(shè)計

冗余式導(dǎo)航分發(fā)設(shè)備的輸入單元用于可接收外部輸入的各類同步信號。

原始的基準(zhǔn)導(dǎo)航信息可通過串口、以太網(wǎng)接口、光口等形式輸入，并通過以太網(wǎng)輸入配置信息，具體的輸入和相關(guān)處理方式如下：

1)串口輸入方式：由串口協(xié)議轉(zhuǎn)換模塊[6]實現(xiàn)串口報文向以太網(wǎng)報文的轉(zhuǎn)換。串口協(xié)議轉(zhuǎn)換模塊主要由標(biāo)準(zhǔn)串口、以太網(wǎng)接口、串口到以太網(wǎng)協(xié)議轉(zhuǎn)換電路組成。串口可支持RS232、RS422、RS485協(xié)議，以太網(wǎng)則使用高效率的UDP協(xié)議，以太網(wǎng)接口為10/100/1 000 Mbps自適應(yīng)。串口到以太網(wǎng)的協(xié)議轉(zhuǎn)換由嵌入式控制器實現(xiàn)，對于串口的工作模式(使用協(xié)議、波特率、數(shù)據(jù)位、停止位、校驗)、以太網(wǎng)的IP地址、端口號等可在獲取外部輸入的在線配置信息后，通過更改嵌入式控制器內(nèi)的配置參數(shù)實現(xiàn)，配置方法簡單。轉(zhuǎn)換后的UDP數(shù)據(jù)包可通過以太網(wǎng)交換芯片，使用以太網(wǎng)的UDP組播報文，同時送給2個PowerPC處理器。

2)以太網(wǎng)接口(電口)輸入方式：冗余式導(dǎo)航分發(fā)設(shè)備可對外提供多路10/100/1 000 Mbps自適應(yīng)以太網(wǎng)接口?；鶞?zhǔn)導(dǎo)航信息通過該接口輸入后，由以太網(wǎng)交換芯片同時分發(fā)給2個PowerPC處理器。另外該設(shè)備的配置信息也是通過該以太網(wǎng)接口輸入。配置信息可由任何一臺帶有以太網(wǎng)接口的通用計算機提供，采用標(biāo)準(zhǔn)UDP協(xié)議實現(xiàn)。這些配置信息可在線輸入到2個PowerPC處理器，實現(xiàn)對本設(shè)備的動態(tài)配置[7]。

3)以太網(wǎng)接口(光口)輸入方式：輸入單元中的光口可承載1 000 BASE-X光以太網(wǎng)、FC、RocketIO三種協(xié)議的數(shù)據(jù)流，通過對切換電路的控制，實現(xiàn)通道切換。當(dāng)光口切換為1 000 BASE-X光以太網(wǎng)輸入模式，網(wǎng)絡(luò)數(shù)據(jù)通過以太網(wǎng)交換芯片同時分發(fā)給2個PowerPC處理器。

4)FC接口輸入方式：當(dāng)輸入單元中的光口切換為FC接口的輸入模式，基準(zhǔn)導(dǎo)航信息直接輸入到FPGA單元的FC IP核內(nèi)。數(shù)據(jù)通過FPGA單元后再送給2個PowerPC處理器。

5)RocketIO接口輸入方式：當(dāng)輸入單元中的光口切換為RocketIO接口的輸入模式，導(dǎo)航基準(zhǔn)導(dǎo)航信息直接輸入到FPGA單元的RocketIO IP核內(nèi)。RocketIO IP核由FPGA單元的硬件資源實現(xiàn)。數(shù)據(jù)也是經(jīng)FPGA單元處理后同時送給2個PowerPC處理器。

3 導(dǎo)航處理設(shè)計

3.1 外部輸入導(dǎo)航信息的處理

冗余式導(dǎo)航分發(fā)設(shè)備的處理單元設(shè)計了2個互為冗余的PowerPC處理器，工作時2個處理器均處于工作狀態(tài)，同步對輸入的導(dǎo)航信息、參數(shù)信息、在線配置信息等進行處理。

2個處理器用于接收和處理通過以太網(wǎng)或串口，或通過Local Bus總線送來的導(dǎo)航信息、在線配置信息。處理單元內(nèi)的切換電路，分別通過2個PowerPC處理器的獨立的I/O接口進行控制。根據(jù)2個處理器目前的主從狀態(tài)，由主處理器根據(jù)輸入的在線配置參數(shù)判斷通過光口輸入信號的協(xié)議格式，將光口對應(yīng)的輸入信號選擇接入對應(yīng)的接口：

1)若輸入的是1 000 BASE-X的以太網(wǎng)接口，則將信號接入以太網(wǎng)交換芯片；

2)若輸入的為FC協(xié)議的接口，則將信號接入FC IP核；

3)若輸入的為RocketIO接口，則將信號接入RocketIO IP核。

最終通過串口、以太網(wǎng)接口、光口(1 000 BASE-X協(xié)議)的數(shù)據(jù)將進入2個PowerPC處理器進行處理，包括時間信息、位置信息、導(dǎo)航信息及與設(shè)備工作相關(guān)的各類參數(shù)等。

若外部的信息采用FC接口或RocketIO接口，數(shù)據(jù)將直接進入FC IP核或RocketIO IP核，由FPGA將數(shù)據(jù)解析后，通過兩個處理器對應(yīng)的Local Bus IP核，將數(shù)據(jù)送給2個PowerPC處理器進行處理。

3.2 時間信息的處理設(shè)計

通過外部時統(tǒng)設(shè)備輸入的時碼信息可通過串口、以太網(wǎng)、FC接口、RocketIO接口，以通用報文的形式送給冗余式導(dǎo)航分發(fā)設(shè)備。外部輸入的報文同時交給2個PowerPC處理器進行處理。

外部時統(tǒng)設(shè)備送來的時碼信息可通過以太網(wǎng)或串口數(shù)據(jù)、FC接口、RocketIO接口的形式輸入到冗余式導(dǎo)航分發(fā)設(shè)備，外部輸入的基準(zhǔn)導(dǎo)航信息中包含當(dāng)前的秒以上的相關(guān)時間信息，由年、月、日、時、分、秒組成，為避免外部輸入的時碼出現(xiàn)異常，需要對輸入的時碼信息進行有效性判別，時碼處理功能如圖2所示。

圖2 時碼處理功能框圖

2個互為冗余的PowerPC處理器接收到時碼報文后，首先對報文的數(shù)據(jù)進行校驗，然后對連續(xù)輸入的6組時碼數(shù)據(jù)進行有效性判別，若6組時碼數(shù)據(jù)連續(xù)有效，則判斷外部的時碼報文有效。同時FPGA內(nèi)部的定時IP對外部輸入的秒脈沖信號進行有效性檢測，若外部秒脈沖信號連續(xù)6次有效，則判斷為外部秒脈沖有效。

為確保秒以上信息與秒脈沖等時間基準(zhǔn)信號的同步，若外部的時碼報文和秒脈沖同時出現(xiàn)6次有效，則認為外部時統(tǒng)設(shè)備提供的時間信息有效，冗余式導(dǎo)航分發(fā)設(shè)備將使用外部的時碼數(shù)據(jù)更新本地的時間信息。

若外部輸入的時碼數(shù)據(jù)無效，則由PowerPC處理器進行守時處理，將守時單元處理后的時間作為本地時間，并最終通過Local Bus IP核將當(dāng)前處理后的時間信息送給數(shù)據(jù)流控制器。

PowerPC處理器守時處理的計數(shù)由內(nèi)部FPGA內(nèi)部守時IP提供的高精度定時器提供，確保能夠提供精確的秒以下的計數(shù)信息。

通過RS422輸入接口或射頻接口輸入的基準(zhǔn)秒脈沖信號、基準(zhǔn)時間信號、外部中斷信號將輸入到FPGA的定時IP中，據(jù)此精確產(chǎn)生秒以下時間，并實時提供給PowerPC處理器，具體的時間處理如圖3所示。在外部秒脈沖異?；蛲獠繒r碼報文異常的情況下，守時IP通過內(nèi)部的高精度定時器，依舊能正常輸出秒脈沖等時間基準(zhǔn)信號，處理器則根據(jù)接收到的內(nèi)部秒脈沖完成本地秒及秒以上時間的同步更新。

圖3 秒以下時間處理功能框圖

冗余式導(dǎo)航分發(fā)設(shè)備可為外部電子設(shè)備提供秒脈沖、100 kHz，1 MHz等精確時間基準(zhǔn)信號，各設(shè)備內(nèi)部可按照守時IP的設(shè)計，實現(xiàn)設(shè)備內(nèi)部的精確計時，確保外部各電子設(shè)備按照相同的時間基準(zhǔn)開展工作。

3.3 時碼信息的發(fā)布

利用FC的時間同步服務(wù)(具體見FIBRE CHANNELFRAMING AND SIGNALING-5，即FC-FS-5協(xié)議)，通過FC IP核可實現(xiàn)本設(shè)備與各設(shè)備的時間同步。按照FC的時間同步服務(wù)協(xié)議，將該設(shè)備設(shè)置為時間服務(wù)器功能，各設(shè)備設(shè)置為時間服務(wù)客戶端[8]。

本設(shè)備作為時間服務(wù)器周期性產(chǎn)生同步事件，通過時鐘同步原語周期性地向?qū)r設(shè)備(客戶端)發(fā)送當(dāng)前的時間信息[9]。對時的周期默認為1 s，可通過網(wǎng)絡(luò)實現(xiàn)在線配置。對時設(shè)備(客戶端)收到信息后，通過糾正時鐘同步原語的傳輸延時后，更新本地時鐘的相關(guān)信息[10]。

本設(shè)備的FC IP核在FPGA單元內(nèi)由硬件實現(xiàn)FC報文的協(xié)議解析，實時性高。對于FC的時間服務(wù)報文的解析、處理、發(fā)送時間服務(wù)報文均通過FPGA單元內(nèi)的硬件實現(xiàn)。各設(shè)備根據(jù)時鐘同步原語及鏈路傳輸延時對本地時鐘進行同步，設(shè)備的時間同步的精確度可達μs級，滿足設(shè)備的時間同步精度需求。該時間同步方法簡單，直接利用復(fù)用分發(fā)導(dǎo)航數(shù)據(jù)的FC接口即可實現(xiàn)。

3.4 導(dǎo)航信息的處理

導(dǎo)航信息的接收方式與時碼信息相同，系統(tǒng)的橫搖、縱搖、方向、速度、角速度、經(jīng)度、維度等信息，可通過串口、以太網(wǎng)、FC接口、RocketIO接口，以通用報文的形式送給冗余式導(dǎo)航分發(fā)設(shè)備，外部輸入的報文接收后，最終交給2個PowerPC處理器進行處理。

在實際工作過程中，通過導(dǎo)航設(shè)備采集，并經(jīng)長距離鏈路傳輸?shù)母黝悓?dǎo)航信息，受傳感器性能、震動顛震等使用環(huán)境、鏈路傳輸?shù)纫蛩氐挠绊?，采集并傳輸?shù)綄?dǎo)航分發(fā)設(shè)備的數(shù)據(jù)有時會存在異常跳變的值，這種由測量設(shè)備或傳輸過程產(chǎn)生的嚴重偏離正常值的數(shù)據(jù)稱為野值，野值的出現(xiàn)將使得用于整個電子系統(tǒng)同步的基準(zhǔn)出現(xiàn)偏差，造成系統(tǒng)處理精度下降甚至功能失效。因此，剔除野值是導(dǎo)航信息處理的重要環(huán)節(jié)。

對于測量數(shù)據(jù)的野值剔除方法很多，國內(nèi)對包括對孤立型野值、斑點型野值、連續(xù)型野值的剔除都有較多的研究。本時統(tǒng)導(dǎo)航設(shè)備采用嵌入式處理器，為滿足導(dǎo)航數(shù)據(jù)實時處理要求，經(jīng)反復(fù)測試，采用最小二乘估計野值剔除算法[11]進行數(shù)據(jù)的估值。按照萊特準(zhǔn)則判別方法進行野值判別。按照萊特判別準(zhǔn)則[12]，當(dāng)數(shù)值服從高斯分布時，數(shù)值位于其三倍方差[-3δ，3δ]區(qū)間內(nèi)的概率不小于99.7%，即處于此區(qū)間外的數(shù)值不超過0.3%，萊特準(zhǔn)則判別方法也稱為3δ方法。

采用動態(tài)野值剔除方法，具體流程如下：

1)利用連續(xù)的6個測量數(shù)據(jù)，采用最小二乘估計獲得第i時刻數(shù)據(jù)的估值；

2)計算第i時刻數(shù)據(jù)的標(biāo)準(zhǔn)差δ，得到3 δ方；

3)計算實際測量數(shù)據(jù)與估值的差異，若超過3 δ則判斷為野值，當(dāng)前的值用估值來替代。

導(dǎo)航信息包括橫搖、縱搖、方向、速度、角速度、經(jīng)度、維度等信息，通過在FPGA內(nèi)部設(shè)計野值剔除IP進行硬件加速處理，單個數(shù)據(jù)的野值剔除可控制在2 μs以內(nèi)，確保了導(dǎo)航數(shù)據(jù)處理的實時性。

若外部有2套導(dǎo)航采集設(shè)備提供數(shù)據(jù)，冗余式導(dǎo)航分發(fā)設(shè)備可根據(jù)導(dǎo)航采集設(shè)備的置信度，對導(dǎo)航數(shù)據(jù)進行加權(quán)綜合，提高導(dǎo)航數(shù)據(jù)的精度。

同時，在因通道斷開、導(dǎo)航采集設(shè)備故障等異常情況下出現(xiàn)外部導(dǎo)航數(shù)據(jù)失效問題，可基于運動趨勢對橫搖、縱搖、方向、速度、角速度、經(jīng)度、維度等信息進行推測，確保在導(dǎo)航基準(zhǔn)信息丟失時對外提供導(dǎo)航信息的穩(wěn)定性和準(zhǔn)確性。

3.5 導(dǎo)航信息的分發(fā)

導(dǎo)航信息包括橫搖、縱搖、方向、速度、角速度、經(jīng)度、維度等，另外用于控制各電子設(shè)備工作的各類參數(shù)信息，也將與導(dǎo)航信息一起封裝成導(dǎo)航報文發(fā)送給各電子設(shè)備。

根據(jù)各電子設(shè)備內(nèi)部導(dǎo)航信息的同步精度需求，導(dǎo)航信息可按照不同的周期，通過雙冗余FC接口發(fā)送給各電子設(shè)備。

對于精度要求較高的設(shè)備，可按照1 kHz或者更高的頻率發(fā)送封裝好的導(dǎo)航報文。對于精度要求不高、處理能力較弱的設(shè)備，可按照100 Hz、10 Hz等頻率發(fā)送導(dǎo)航報文。

通過FC協(xié)議的FC-AE-ASM報文格式，以點播或組播形式，通過FC交換單元發(fā)送給各電子設(shè)備。

在通過雙冗余FC接口發(fā)送時，由數(shù)據(jù)流控制器對兩路FC接口的狀態(tài)進行檢測，確保導(dǎo)航數(shù)據(jù)從工作狀態(tài)正常的FC接口送出。

3.6 冗余設(shè)計

冗余式導(dǎo)航分發(fā)設(shè)備需要為多個電子設(shè)備提供高精度、低延時、確定性的同步信息，其可靠性對于整個系統(tǒng)來說非常關(guān)鍵[13]。通過對關(guān)鍵處理設(shè)備和通道采用冗余設(shè)計，確保了該設(shè)備的高可靠性，主要體現(xiàn)在如下方面：

1)對于時碼、導(dǎo)航信息的輸入，支持多種基準(zhǔn)信息的輸入，該設(shè)備可對外部輸入的信息進行有效性判斷，若無效可自動切換使用備份源提供的信息；

2)處理單元采用兩個獨立工作的PowerPC處理器同時對時碼、導(dǎo)航數(shù)據(jù)進行處理[14]，由FPGA內(nèi)部的數(shù)據(jù)流控制器選擇使用的數(shù)據(jù)；

3)兩個PowerPC處理器通過兩個Local Bus IP核；與數(shù)據(jù)流控制器進行通訊，確保2個處理器的數(shù)據(jù)能夠同時訪問；

4)該設(shè)備最終通過兩路互為冗余的FC接口對外送出導(dǎo)航信息，分別由兩路獨立的FC IP核和兩路獨立的FC接口實現(xiàn)。

冗余功能的具體切換方式如下：

1)輸入源有效性檢測。考慮到時碼、導(dǎo)航信息的重要性，外部的時統(tǒng)設(shè)備、導(dǎo)航設(shè)備一般會采用冗余設(shè)計形式，確保在主設(shè)備工作異常時，備份設(shè)備能夠正常工作并輸出有效的時碼、導(dǎo)航信息及時間基準(zhǔn)信號。

通過對時碼信息有效性的連續(xù)檢測，可用于判別時統(tǒng)設(shè)備的工作狀態(tài)。冗余式導(dǎo)航分發(fā)設(shè)備將切換使用工作正常的時統(tǒng)設(shè)備，并在本地進行統(tǒng)計。

對于導(dǎo)航信息的有效性檢測，則在導(dǎo)航信息的處理環(huán)節(jié)中實現(xiàn)。通過對橫搖、縱搖、方向、速度、角速度、經(jīng)度、維度、系統(tǒng)工作參數(shù)等各類信息的野值剔除進行統(tǒng)計，對導(dǎo)航采集設(shè)備的有效性進行評估，按照參數(shù)化的門限值設(shè)計，若連續(xù)多次出現(xiàn)野值，則將切換使用備份導(dǎo)航采集設(shè)備提供的導(dǎo)航信息。

2)PowerPC處理器工作狀態(tài)的切換。為確保出現(xiàn)異常時，時統(tǒng)導(dǎo)航處理功能實現(xiàn)快速切換，初始狀態(tài)時2個PowerPC處理器均處于同時工作狀態(tài)，同步處理和生成導(dǎo)航等數(shù)據(jù)，但只有第1個處理器通過Local Bus IP核將處理后的數(shù)據(jù)送給數(shù)據(jù)流控制器，這樣可確保對外送出的處理后的導(dǎo)航和時碼數(shù)據(jù)的唯一性[15]。當(dāng)檢測到第1個PowerPC處理器或其互聯(lián)的資源(如網(wǎng)絡(luò)、內(nèi)存、Local Bus接口等)出現(xiàn)故障，將由檢測控制電路對該通道進行切換，選擇將第2個PowerPC處理器處理后的導(dǎo)航數(shù)據(jù)和時碼數(shù)據(jù)發(fā)送至數(shù)據(jù)流控制器，并通過BIT信息及時對外上報具體的故障信息。

3)FC輸出通道的切換。為實現(xiàn)對外發(fā)布的導(dǎo)航、時碼信息通道的高可靠性設(shè)計，冗余式導(dǎo)航分發(fā)設(shè)備對外提供了2路互為冗余的FC接口，并實現(xiàn)FC通道的冗余設(shè)計。FC接口通過兩個獨立的FC IP核實現(xiàn)，數(shù)據(jù)流控制器內(nèi)的檢測電路可實時獲取2個FC IP核的狀態(tài)，判斷兩路FC IP核是否工作正常、對外互聯(lián)的光纜是否正確連接、對應(yīng)的FC交換機端口是否工作正常，從而決定使用哪一路FC IP核和對應(yīng)的通道進行導(dǎo)航數(shù)據(jù)的分發(fā)[16]。2路FC端口分別連接到2個互為備份的FC交換單元，確保任意一路FC數(shù)據(jù)均能正常送給各外部電子設(shè)備，如圖4所示。

圖4 雙冗余FC通訊框圖

2個PowerPC處理器、2個FC IP核均具備獨立的狀態(tài)檢測和恢復(fù)機制，能夠定時檢測本模塊的工作狀態(tài)，通過單元復(fù)位等方式實現(xiàn)功能的自動恢復(fù)，并定時上報更新相關(guān)信息。本設(shè)備的2個PowerPC處理器能定時收集相關(guān)功能模塊的狀態(tài)信息，并提供冗余式導(dǎo)航分發(fā)設(shè)備實時運行狀態(tài)的日志和查詢功能。

3.7 輸出接口設(shè)計

冗余式導(dǎo)航分發(fā)設(shè)備的對外提供2路互為冗余的FC接口，以及RS422接口和射頻輸出接口等。

2路FC接口用于按照FC的時間同步服務(wù)的方式為外部電子設(shè)備提供精確的對時服務(wù)，并且根據(jù)導(dǎo)航信息的分發(fā)要求，按照設(shè)置的周期輸出各類導(dǎo)航報文、參數(shù)信息。

通過RS422輸出接口、射頻輸出接口分發(fā)基準(zhǔn)秒脈沖信號、時間基準(zhǔn)信號，其中時間基準(zhǔn)信號根據(jù)需求可設(shè)置，頻率從10 Hz～10 MHz可調(diào)。利用基準(zhǔn)秒脈沖信號、時間基準(zhǔn)信號，增加必要的電路，在各設(shè)備內(nèi)部可實現(xiàn)精度更高的時間同步，基本可達到與各設(shè)備內(nèi)部子系統(tǒng)同量級的精確時間同步。

4 在線配置及狀態(tài)上報設(shè)計

冗余式導(dǎo)航分發(fā)設(shè)備具有開放式配置接口，可根據(jù)實際應(yīng)用需求實現(xiàn)在線配置，配置通過以太網(wǎng)接口即可完成。配置使用通用的可視化界面，該配置軟件可在普通調(diào)試計算機上運行，只需要計算機上配有以太網(wǎng)網(wǎng)卡即可實現(xiàn)?？蓪Ρ驹O(shè)備的如下信息進行配置：

1)基準(zhǔn)導(dǎo)航信息輸入的接口形式、報文內(nèi)容、與導(dǎo)航相關(guān)的各類參數(shù)的設(shè)置；

2)輸出的綜合導(dǎo)航信息的具體內(nèi)容、報文格式、輸出頻率等；

3)輸出的時間基準(zhǔn)信號的周期、輸出通道；

4)外部輸入導(dǎo)航、時碼信息對應(yīng)設(shè)備的優(yōu)先級；

5)人工干預(yù)當(dāng)前輸出的導(dǎo)航信息，可任意定制當(dāng)前輸出的導(dǎo)航信息中的相關(guān)字段；

6)系統(tǒng)工作所需的各類參數(shù)信息。

當(dāng)前的配置信息以文件的形式存儲在冗余式導(dǎo)航分發(fā)設(shè)備內(nèi)，可根據(jù)不同的應(yīng)用需求存儲定制化的配置信息。

另外，通過在外部計算機上運行的監(jiān)測界面，可實時查看本設(shè)備當(dāng)前運行的工作狀態(tài)、日志信息、當(dāng)前的導(dǎo)航信息、時碼信息，以及本設(shè)備的當(dāng)前的各類配置信息等[17]。

5 應(yīng)用情況

如圖5所示，一種冗余式導(dǎo)航分發(fā)設(shè)備在某大型電子系統(tǒng)中完成應(yīng)用，外部輸入的信息包括：

圖5 應(yīng)用框圖

1)主/備份導(dǎo)航設(shè)備送出的導(dǎo)航報文，包括橫搖、縱搖、方位、速度、角速度、姿態(tài)等各種導(dǎo)航參數(shù)信息，根據(jù)信息更新的頻率，分為10 kHz、1 kHz、100 Hz、10 Hz等多種形式；

2)主/備份時統(tǒng)設(shè)備送出的時碼報文，包含時間信息、經(jīng)度、維度、海拔等信息；并提供的基準(zhǔn)秒脈沖、1 MHz、100 kHz等時間基準(zhǔn)信號；

3)通過配置終端提供的在線配置信息，以及系統(tǒng)內(nèi)部工作的實時參數(shù)信息。

冗余式導(dǎo)航分發(fā)設(shè)備對外部輸入的各類導(dǎo)航和時碼報文進行處理，主要包括：

1)對主/備份導(dǎo)航設(shè)備、時統(tǒng)設(shè)備提供的方位、速度、角速度、姿態(tài)、經(jīng)度、維度、海拔等信息進行綜合處理，包括有效性判斷、野值剔除、數(shù)據(jù)推算等，確保送出的導(dǎo)航信息的實時性、有效性；

2)對主/備份時統(tǒng)設(shè)備提供的時碼信息進行處理，包括時間、秒脈沖有效性的判斷，通過守時功能確保在時碼和秒脈沖丟失的情況下，送出的時碼信息、時間基準(zhǔn)信號的精確性；

3)對主/備份時統(tǒng)設(shè)備提供秒脈沖、時間基準(zhǔn)信號進行處理，實現(xiàn)時間同步功能，并對外提供綜合后的秒脈沖、1 MHz、100 kHz等基準(zhǔn)時間信號。各信息系統(tǒng)依據(jù)本設(shè)備提供的統(tǒng)一的秒脈沖和1 MHz、100 kHz等基準(zhǔn)信號，按照圖3的方法，產(chǎn)生內(nèi)部的精確時間信息，實現(xiàn)與本設(shè)備的精確同步；

4)通過本設(shè)備提供雙冗余FC接口，本設(shè)備作為時鐘服務(wù)器，按照FC的時間同步服務(wù)，通過在各信息系統(tǒng)內(nèi)部運行的時鐘服務(wù)客戶端，提供精度達μs級的精確對時服務(wù)；

5)本設(shè)備內(nèi)部使用2個PowerPC處理器和1個大規(guī)模FPGA，實現(xiàn)主要功能和接口的冗余設(shè)計。采用雙冗余FC接口，根據(jù)各信息系統(tǒng)的精度要求，按照10 kHz、1 kHz、100 Hz等不同的頻率，對外提供各類導(dǎo)航和參數(shù)信息。

該導(dǎo)航分發(fā)設(shè)備通過綜合外部多個同步設(shè)備提供的各類時間、導(dǎo)航及參數(shù)信息，為大型電子系統(tǒng)內(nèi)部各不同體制和工作方式的信息系統(tǒng)提供統(tǒng)一的導(dǎo)航、時間和參數(shù)信息，實現(xiàn)整個電子系統(tǒng)內(nèi)部各設(shè)備間μs級的時間、導(dǎo)航和參數(shù)信息同步。通過后端處理設(shè)備的信息融合，有效提高該大型電子系統(tǒng)的精度和效率[18-20]。

6 結(jié)束語

本文針對不同功能和體制的設(shè)備間的信息同步，提出了一種信息精確同步的方法。通過對外部多個信息源提供的時間、導(dǎo)航及參數(shù)信息進行信息綜合處理，為電子系統(tǒng)內(nèi)的設(shè)備提供統(tǒng)一的導(dǎo)航、時間和參數(shù)信息，實現(xiàn)整個電子系統(tǒng)內(nèi)部各設(shè)備間μs級的信息同步。通過對輸入/輸出通道、處理器、各功能IP等進行冗余設(shè)計，大幅提高了設(shè)備的可用度，采用網(wǎng)絡(luò)接口實現(xiàn)在線配置，使用靈活、方便。該設(shè)備對于已有軍事裝備間的同步處理、信號融合、情報綜合等具有較強的指導(dǎo)意義，對未來裝備的多功能、集成化設(shè)計具有重要參考價值。