摘要：為保證變電站繼電保護(hù)裝置的運(yùn)行可靠性，突破原有僅憑經(jīng)驗(yàn)進(jìn)行熱設(shè)計(jì)與分析的局限，對(duì)國(guó)產(chǎn)核心芯片與板卡進(jìn)行精準(zhǔn)建模，采用力導(dǎo)向算法優(yōu)化熱源布局。通過(guò)精細(xì)化熱分析及實(shí)驗(yàn)驗(yàn)證表明：本方法改善了板卡局部熱點(diǎn)與溫度梯度分布，增加了國(guó)產(chǎn)化繼電保護(hù)裝置的熱安全余量，提升了裝置在工程現(xiàn)場(chǎng)長(zhǎng)期運(yùn)行的可靠性。

關(guān)鍵詞：國(guó)產(chǎn)芯片；繼電保護(hù)裝置；精準(zhǔn)建模；力導(dǎo)向算法；精細(xì)化熱分析；可靠性

中圖分類號(hào)：TK123文獻(xiàn)標(biāo)志碼：A文章編號(hào)：1671-5276（2024）06-0205-06

Abstract：To ensure the operation reliability of relay protection devices in substations， by breaking through the limitations of the original thermal design and analysis merely based on experience， builds precise models of domestic core chips and printed circuit boards， and optimizes the layout of heat sources by using force-directed algorithm. The refined thermal analysis and experimental verification indicate that the optimized method improves the local hot spot and temperature gradient distribution of the pcb， increases the thermal safety margin of the domestic relay protection device， and reinforces the long-term operation reliability of the device on project site.

Keywords：domestic chip; relay protection device; precise modeling; force-directed algorithm; refined thermal analysis; reliability

0引言

長(zhǎng)期以來(lái)，變電站繼電保護(hù)裝置CPU、FPGA等核心芯片完全依賴進(jìn)口，隨著中美貿(mào)易摩擦加劇，尤其是美國(guó)《2022芯片與科學(xué)法案》的簽署，使自主可控、安全可靠成為智能電網(wǎng)的重要發(fā)展方向［1-2］，繼電保護(hù)裝置芯片自主化進(jìn)程進(jìn)一步加速。國(guó)外半導(dǎo)體技術(shù)比較發(fā)達(dá)，芯片制程工藝先進(jìn)，封裝集成度高，功耗低，芯片研發(fā)、應(yīng)用與量產(chǎn)均已經(jīng)過(guò)多場(chǎng)景、長(zhǎng)時(shí)間驗(yàn)證，可靠性較高。相比而言，國(guó)內(nèi)芯片產(chǎn)業(yè)仍處于發(fā)展上升期，國(guó)產(chǎn)芯片在單位性能下的功耗和熱穩(wěn)定性與進(jìn)口芯片相比存在較大差距。應(yīng)用國(guó)產(chǎn)芯片的繼電保護(hù)裝置在工程現(xiàn)場(chǎng)運(yùn)行的可靠性與裝置內(nèi)部發(fā)熱情況息息相關(guān)，如芯片功耗高、發(fā)熱大，加之散熱設(shè)計(jì)不充分，將引起芯片參數(shù)漂移、熱擊穿等而引發(fā)設(shè)備誤動(dòng)或拒動(dòng)等嚴(yán)重故障，危及電網(wǎng)運(yùn)行安全［3］。

據(jù)統(tǒng)計(jì)，電子設(shè)備超過(guò)50％的失效故障均由器件溫度超限導(dǎo)致，且失效概率隨溫度增加呈指數(shù)增長(zhǎng)趨勢(shì)［4］，因此在系統(tǒng)及部件設(shè)計(jì)過(guò)程中開(kāi)展科學(xué)合理、精確的熱分析顯得尤為重要。張瑾等［5］對(duì)自主龍芯3A處理器進(jìn)行了封裝和散熱分析，使封裝管殼能滿足處理器高功耗的散熱需求；謝秀娟等［6］針對(duì)FC-BGA（flip chip ball grid array）倒裝芯片球柵格陣列的封裝形式，通過(guò)詳細(xì)的熱模型分析以提高芯片的熱可靠性；周輝等［7］通過(guò)理論模型與仿真分析相結(jié)合的方法，分析并改進(jìn)了繼電保護(hù)裝置內(nèi)部溫度分布。但以上研究均只聚焦芯片或板卡單體，仿真分析顆粒度較粗，實(shí)際工程應(yīng)用中設(shè)備對(duì)溫度環(huán)境的適應(yīng)性與仿真分析結(jié)果存在較大差異。

另外，許多繼電保護(hù)裝置有嚴(yán)格的防水、防塵要求，無(wú)法選擇水冷、風(fēng)冷等主動(dòng)散熱方式，通常采用密閉箱體與被動(dòng)散熱相結(jié)合的結(jié)構(gòu)形式。雖然被動(dòng)散熱不需要冷卻劑驅(qū)動(dòng)裝置，可靠性高，但散熱效率低，元器件溫升大，因此精細(xì)化的熱分析對(duì)提升基于國(guó)產(chǎn)芯片的繼電保護(hù)裝置熱可靠性具有更為重要的意義。本文在國(guó)產(chǎn)芯片與板卡兩個(gè)維度開(kāi)展熱仿真精細(xì)化建模，突破了僅依靠經(jīng)驗(yàn)進(jìn)行優(yōu)化設(shè)計(jì)的傳統(tǒng)模式，應(yīng)用力導(dǎo)向算法優(yōu)化布局并進(jìn)行仿真和實(shí)測(cè)驗(yàn)證，為基于國(guó)產(chǎn)芯片的繼電保護(hù)裝置開(kāi)發(fā)提供指導(dǎo)，有利于提升設(shè)備在現(xiàn)場(chǎng)長(zhǎng)期運(yùn)行的可靠性。

1國(guó)產(chǎn)芯片與板卡精準(zhǔn)建模

1.1芯片熱仿真模型構(gòu)建

CPU芯片和FPGA芯片是繼電保護(hù)裝置中實(shí)現(xiàn)采集計(jì)算、通信處理等核心功能的關(guān)鍵元器件，單體功耗較高，是設(shè)備可靠性的關(guān)鍵。龍芯LS2K2100是一款面向工業(yè)控制與終端等領(lǐng)域的自主通用處理器，采用FC-BGA封裝形式，將芯片正面朝下倒扣于封裝管殼頂部，通過(guò)焊球凸點(diǎn)將芯片焊接到封裝基板上，芯片上方無(wú)頂蓋設(shè)計(jì)，如圖1（a）所示。復(fù)旦微電子FMK50T4是一款高性能、小封裝的自主可編程邏輯芯片，同樣采用FC-BGA封裝，且芯片上方有散熱金屬頂蓋，如圖1（b）所示。

FC-BGA是目前自主CPU和FPGA芯片普遍采用的高密度封裝形式。采用底部朝上、倒裝在基板的結(jié)構(gòu)形式，使芯片背面貼近封裝管殼頂部，更利于散熱［8］。龍芯LS2K2100與FMK50T4的封裝結(jié)構(gòu)，分別如圖2（a）、圖2（b）所示。根據(jù)CPU芯片、FPGA芯片的幾何結(jié)構(gòu)參數(shù)，建立如圖3所示的三維模型。模型由晶圓（die）、基板（substrate）、底部填充（underfill）、凸點(diǎn)（bump）、焊球（solder ball）和頂蓋（cover）等部分組成，并按表1設(shè)置各組成部分的材料屬性與導(dǎo)熱系數(shù)。

以繼電保護(hù)裝置的過(guò)程層通信處理板為例，該板卡實(shí)現(xiàn)過(guò)程層SV（sampled value）的接收和GOOSE（generic object oriented substation event）的收發(fā)功能，并和中央處理板之間交互實(shí)時(shí)數(shù)據(jù)。該板卡采用1片龍芯LS2K2100CPU芯片和2片F(xiàn)MK50T4FPGA芯片，CPU和FPGA之間通過(guò)PCIe接口交互實(shí)時(shí)數(shù)據(jù)。主要發(fā)熱器件的初始布局如圖4所示。CPU芯片、FPGA芯片和光通信模塊是最主要的發(fā)熱器件，其中光通信模塊為外部物理接口，位置相對(duì)固定。為保證熱仿真分析的裕度，器件功耗按正常工作時(shí)最大功耗或設(shè)計(jì)最大功耗取值。板卡上主要發(fā)熱器件的特征參數(shù)如表2所示。

部均有不同的導(dǎo)熱率特性。仿真分析時(shí)，通常將PCB粗略地簡(jiǎn)化為平面方向和垂直方向呈不同熱導(dǎo)率的均勻材質(zhì)，此種簡(jiǎn)化對(duì)于PCB各層走線分布相對(duì)均勻的設(shè)計(jì)具有一定的合理性。但是，采用自主CPU和FPGA的通信處理板器件密度大、走線復(fù)雜，如果不考慮PCB熱導(dǎo)率的局部變化，仍使用簡(jiǎn)化模型，將無(wú)法清晰反映實(shí)際PCB的導(dǎo)熱特性，從而影響熱仿真分析的準(zhǔn)確性［9］。

為此，本研究先期完成通信處理板的首版設(shè)計(jì)，并在熱仿真分析時(shí)通過(guò)導(dǎo)入ECAD布線與過(guò)孔信息建立板卡的精準(zhǔn)模型，如圖5所示。從PCB正面熱導(dǎo)率分布可以看出，精準(zhǔn)模型下PCB熱導(dǎo)率與銅層分布、走線疏密、過(guò)孔分布相吻合，銅層面積大的區(qū)域熱導(dǎo)率高，最高約387.6W/m·K，而絕緣介質(zhì)區(qū)域熱導(dǎo)率僅0.35W/m·K。該模型較準(zhǔn)確地反映了PCB各向與局部均有不同的熱導(dǎo)率特征，為板卡熱仿真分析的精準(zhǔn)性提供了基礎(chǔ)支撐。

2基于精準(zhǔn)模型的熱仿真分析

基于上述國(guó)產(chǎn)芯片和板卡的精準(zhǔn)模型，使用有限元法求解環(huán)境溫度75℃、自然散熱條件下通信處理板的穩(wěn)態(tài)溫度分布。LS2K2100CPU芯片溫度分布如圖6所示，位號(hào)U802的FMK50T4FPGA芯片的溫度分布如圖7所示。CPU芯片最高結(jié)點(diǎn)溫度118.3℃，位號(hào)U802、U803的FPGA芯片最高結(jié)點(diǎn)溫度分別為117.9℃、115.1℃，都非常接近芯片最高允許的結(jié)點(diǎn)溫度，安全余量較小。通信處理板正表面溫度分布如圖8所示。從仿真結(jié)果可以看出，芯片產(chǎn)生的熱量主要集中在封裝內(nèi)部，通過(guò)芯片頂部散熱器傳導(dǎo)至周?chē)諝庵小Ｍㄐ盘幚戆?顆芯片附近熱量集聚，在熱耦合作用下，熱點(diǎn)附近溫度梯度大，很可能產(chǎn)生較大的熱應(yīng)力。當(dāng)熱應(yīng)力到達(dá)一定數(shù)值，將導(dǎo)致PCB變形、焊接部位開(kāi)裂和元器件失效等可靠性問(wèn)題［10］。因此，為確保國(guó)產(chǎn)芯片在75℃環(huán)境溫度下能可靠地工作，需要科學(xué)合理地優(yōu)化上述芯片布局，降低芯片結(jié)溫的同時(shí)，使板卡的溫度分布更加均勻，提升板卡的熱穩(wěn)定性。

3基于力導(dǎo)向算法的熱布局優(yōu)化

3.1力導(dǎo)向算法布局優(yōu)化

器件熱布局可以通過(guò)優(yōu)化算法來(lái)求解。近年來(lái)，國(guó)內(nèi)外許多學(xué)者對(duì)此類問(wèn)題進(jìn)行了深入的探討和研究，取得了顯著的進(jìn)展，提出了多種優(yōu)化模型和算法，其中應(yīng)用較多的有遺傳算法、模擬退火算法和力導(dǎo)向算法等。遺傳算法訓(xùn)練時(shí)間長(zhǎng)，對(duì)初始種群的選擇有很強(qiáng)的依賴性［11］；模擬退火算法采用慢降溫、多抽樣等方式，算法效率有所提高，但容易導(dǎo)致局部最優(yōu)解情況［12］。力導(dǎo)向算法兼具上述算法優(yōu)點(diǎn)，綜合性能較好［13］。

力導(dǎo)向算法假定任意器件之間都存在互斥力，斥力大小與芯片功耗成正比，與芯片距離成反比。設(shè)PCB長(zhǎng)為L(zhǎng)，寬為W，（Xi，Yi）是元器件di（i=1，2，…，m）的位置坐標(biāo)。由于PCB側(cè)面耗散的熱量與PCB頂面、底面耗散的熱量相比可以忽略，因此模型假設(shè)PCB側(cè)面絕熱。為解決邊界不連續(xù)問(wèn)題，將對(duì)稱平面放置在4個(gè)側(cè)面，如圖9所示。此時(shí)左下角位于原點(diǎn)的物理區(qū)域PCB與有限個(gè)熱源被鏡像成無(wú)邊界PCB與無(wú)限個(gè)鏡像熱源。其中row、column是指力導(dǎo)向算法提及的鏡像模型中，某PCB對(duì)應(yīng)位置的行與列位置數(shù)值。

設(shè)圖9中物理區(qū)域PCB上器件dj的位置坐標(biāo)為（Xj，Yj），鏡像模型中位于r行c列的PCB上器件dj的位置坐標(biāo)為（Xj（r，c），Yj（r，c）），則有：

為模擬熱傳導(dǎo)機(jī)制，定義無(wú)邊界板中器件dj施加到物理區(qū)域器件di的斥力為

式中：αi為器件di的熱敏感系數(shù)，一般器件αi=1，熱敏感器件αigt;1；qj是器件dj的功耗；Δri，j（r，c）是無(wú)邊界板中器件dj到物理區(qū)域器件di的距離。

將fi，j（r，c）分解，得到x軸、y軸分量：

根據(jù)線性疊加原理，將熱源擴(kuò)充至無(wú)邊界區(qū)域的m個(gè)熱源，則物理區(qū)域中器件di受到的總斥力為

Fzi=∑mj=1fzi，j+∑式中z是x軸或y軸分量。由于f（r，c）i，j隨Δr（r，c）i，j平方而快速衰減，算法在實(shí)際應(yīng)用中可以將a設(shè)為5，此時(shí)物理區(qū)域被鏡像為原來(lái)面積的121倍。至此，熱布局優(yōu)化問(wèn)題轉(zhuǎn)變?yōu)榍蠼夥匠蘁zi=0，獲得熱源坐標(biāo)的問(wèn)題。先求Fzi的偏導(dǎo)數(shù)：

F′zi=∑mj=1{f′zi，j+∑將器件di的位置zi按式（12）、式（13）進(jìn)行迭代：

式中系數(shù)取0.5是因?yàn)閮蓚€(gè)器件之間斥力是相互的。如計(jì)算得到的zi，new超出物理區(qū)域，則將Δzi減半取值，直至zi，new在物理區(qū)域內(nèi)。為了使求解計(jì)算能收斂，定義

當(dāng)?shù)?jì)算滿足式（15）、式（16）時(shí)，判定計(jì)算收斂：

設(shè)置求解精度ε1=0.01，ε2=0.01。從初始布局開(kāi)始計(jì)算Norm，判斷是否滿足精度要求，若不滿足精度要求，則按式（12）、式（13）計(jì)算新的器件位置進(jìn)行迭代，直至同時(shí)滿足收斂準(zhǔn)則式（15）與式（16）為止。此時(shí)器件坐標(biāo)即為力導(dǎo)向算法優(yōu)化后的熱布局。

3.2熱布局優(yōu)化仿真驗(yàn)證

在圖4所示的通信處理板上劃定深色陰影區(qū)域?yàn)镃PU芯片與FPGA芯片布局可調(diào)整區(qū)域，作為算法的物理區(qū)域。將物理區(qū)域的尺寸與芯片對(duì)應(yīng)功耗輸入由Python語(yǔ)言實(shí)現(xiàn)的算法程序中。程序從隨機(jī)布局開(kāi)始，計(jì)算收斂后得到CPU芯片與FPGA芯片優(yōu)化后的位置坐標(biāo)。按算法優(yōu)化后的芯片位置重新調(diào)整板卡電路設(shè)計(jì)，使用熱仿真分析軟件求解其在自然散熱條件下的穩(wěn)態(tài)溫度分布，如圖10所示。熱布局優(yōu)化前后芯片溫度的仿真計(jì)算結(jié)果如表3所示。

從仿真對(duì)比結(jié)果可以看出，優(yōu)化前CPU芯片與FPGA芯片布局位置比較靠近，芯片產(chǎn)生的熱量沒(méi)有足夠的空間傳導(dǎo)，因熱量積聚導(dǎo)致芯片溫度的升高。算法合理優(yōu)化了芯片間距與位置關(guān)系，使CPU芯片和兩顆FPGA芯片的結(jié)溫分別下降了2.5℃、5.3℃和1.6℃，芯片溫升得到較大改善。

3.3熱布局優(yōu)化實(shí)測(cè)驗(yàn)證

為進(jìn)一步驗(yàn)證基于力導(dǎo)向算法熱布局優(yōu)化方法的有效性，按優(yōu)化前后兩種熱布局設(shè)計(jì)制造通信處理板，并在CPU和兩顆FPGA芯片正表面固定鉑電阻溫度傳感器，配置相同負(fù)載，放入標(biāo)準(zhǔn)溫度試驗(yàn)箱VC37060內(nèi)，進(jìn)行75℃高溫運(yùn)行實(shí)驗(yàn)。引出溫度傳感器連接到數(shù)據(jù)采集終端，通過(guò)計(jì)算機(jī)讀取、處理后得到芯片的結(jié)溫?cái)?shù)據(jù)。在運(yùn)行2h后，記錄熱平衡時(shí)測(cè)試芯片表面溫度如表4所示。

從實(shí)測(cè)結(jié)果看，CPU芯片結(jié)點(diǎn)溫度下降了2.9℃，兩顆FPGA芯片分別下降了5.9℃、2.5℃，PCB平均溫度下降了2.2℃。通信處理板高溫運(yùn)行實(shí)測(cè)數(shù)據(jù)和仿真結(jié)果接近，進(jìn)一步驗(yàn)證了熱仿真模型的準(zhǔn)確性和布局優(yōu)化效果。板卡實(shí)測(cè)效果略優(yōu)于仿真數(shù)據(jù)，主要是因?yàn)闇囟仍囼?yàn)箱為了保證箱內(nèi)溫度均勻性，配置了系統(tǒng)風(fēng)扇，內(nèi)部相比自然散熱條件有相對(duì)更高的氣流速度，一定程度上提升了PCB與芯片散熱器的散熱效率。

需要注意的是，設(shè)計(jì)板卡電路時(shí)，在仿真優(yōu)化的基礎(chǔ)上還需要結(jié)合板卡的硬件資源情況和接口設(shè)計(jì)復(fù)雜度，統(tǒng)籌考慮整體優(yōu)化布局，在電路設(shè)計(jì)和仿真優(yōu)化之間進(jìn)行迭代，才能設(shè)計(jì)出滿足實(shí)際目標(biāo)要求的產(chǎn)品。

4結(jié)語(yǔ)

目前國(guó)產(chǎn)CPU、FPGA等高端芯片制造工藝相對(duì)落后，芯片功耗較高。采用國(guó)產(chǎn)芯片的繼電保護(hù)裝置在工程應(yīng)用時(shí)面臨熱可靠性問(wèn)題。針對(duì)此問(wèn)題，本文建立了國(guó)產(chǎn)芯片與板卡的精準(zhǔn)模型，并開(kāi)展了熱仿真計(jì)算與分析。同時(shí)，采用力導(dǎo)向算法對(duì)原來(lái)僅憑經(jīng)驗(yàn)布置的芯片熱源位置進(jìn)行了科學(xué)布局優(yōu)化，并通過(guò)仿真與實(shí)測(cè)對(duì)比加以驗(yàn)證。本研究采用精細(xì)化熱分析和熱布局優(yōu)化的閉環(huán)驗(yàn)證方法，實(shí)現(xiàn)了國(guó)產(chǎn)芯片熱源的控溫要求，改善了板卡局部熱點(diǎn)與溫度梯度分布，增加了國(guó)產(chǎn)化繼電保護(hù)裝置的熱安全余量，提升了設(shè)備現(xiàn)場(chǎng)長(zhǎng)期運(yùn)行的可靠性，對(duì)工業(yè)領(lǐng)域高防護(hù)要求的電子設(shè)備熱可靠性設(shè)計(jì)具有一定的借鑒意義。

參考文獻(xiàn)：

［1］ 仲偉，王仲，陶保震，等. 新一代自主可控保護(hù)裝置軟硬件平臺(tái)技術(shù)［J］. 電力系統(tǒng)保護(hù)與控制，2022，50（6）：135-140.

［2］ 李友軍，周華良，徐廣輝，等. 基于龍芯處理器的繼電保護(hù)裝置平臺(tái)及關(guān)鍵技術(shù)［J］. 電力自動(dòng)化設(shè)備，2022，42（3）：218-224.

［3］ 鄭玉平. 電網(wǎng)繼電保護(hù)技術(shù)與應(yīng)用［M］. 北京：中國(guó)電力出版社，2019：164-168.

［4］ 于慈遠(yuǎn)，于湘珍，楊為民. 電子設(shè)備熱分析/熱設(shè)計(jì)/熱測(cè)試技術(shù)初步研究［J］. 微電子學(xué)，2000，30（5）：334-337.

［5］ 張瑾，王劍. 龍芯3A處理器封裝的散熱設(shè)計(jì)［J］. 計(jì)算機(jī)工程與科學(xué)，2009，31（增刊1）：120-124.

［6］ 謝秀娟，楊少柒，羅成，等. 倒裝陶瓷球柵陣列電子封裝的熱模型研究［J］. 電子元件與材料，2011，30（11）：68-71.

［7］ 周輝，鄭立亮，沈敏，等. 基于Icepak的電網(wǎng)保護(hù)裝置熱設(shè)計(jì)研究［J］. 機(jī)械制造與自動(dòng)化，2022，51（4）：206-210.

［8］ MALLIK D. Advanced package technologies for high-performance systems［J］. Intel Technology Journal，2005，9（4）：259-271.

［9］ 馬巖. 印制電路板詳細(xì)模型的熱仿真分析［J］. 機(jī)械設(shè)計(jì)與制造工程，2016，45（1）：52-55.

［10］ 文惠東，黃穎卓，林鵬榮，等. 陶瓷封裝倒裝焊器件熱學(xué)環(huán)境可靠性評(píng)估［J］. 半導(dǎo)體技術(shù)，2019，44（9）：723-727.

［11］ 閻德勁，周德儉，黃春躍，等. 基于遺傳算法的表面組裝電子元件熱布局優(yōu)化［J］. 電子機(jī)械工程，2007，23（2）：12-17.

［12］ 王乃龍，戴宏宇，周潤(rùn)德. 用模擬退火算法實(shí)現(xiàn)集成電路熱布局優(yōu)化［J］. 半導(dǎo)體學(xué)報(bào)，2003，24（4）：427-432.

［13］ LEE J. Thermal placement algorithm based on heat conduction analogy［J］. IEEE Transactions on Components and Packaging Technologies，2003，26（2）：473-482.

收稿日期：20230309

基金項(xiàng)目：國(guó)家重點(diǎn)研發(fā)計(jì)劃資助項(xiàng)目（2021YFB2401000）

第一作者簡(jiǎn)介：甘云華（1983—），男，高級(jí)工程師，碩士，研究方向?yàn)殡娏Χ卧O(shè)備共性平臺(tái)技術(shù)，shenmin1981@sina.cn。

DOI：10.19344/j.cnki.issn1671-5276.2024.06.041