肖高賢

(湖南工業(yè)職業(yè)技術(shù)學(xué)院，湖南 長沙 410208)

基于DSP的數(shù)據(jù)采集系統(tǒng)設(shè)計

肖高賢

(湖南工業(yè)職業(yè)技術(shù)學(xué)院，湖南 長沙 410208)

介紹了一個基于工控機(jī)與DSP的高速數(shù)據(jù)采集系統(tǒng)，給出了系統(tǒng)的總體介紹方案，選取了系統(tǒng)的主要硬件模塊，分析了系統(tǒng)主要硬件電路的功能和部分軟件的設(shè)計思想。該方案主要圍繞實時、高速、大容量數(shù)據(jù)采集等多方面考慮，以突出方案的優(yōu)越性，為電力系統(tǒng)交流電量數(shù)據(jù)采集提出了一個有效的途徑。

DSP;數(shù)據(jù)采集

一、引言

隨著科學(xué)技術(shù)的發(fā)展，雷達(dá)、通訊、電子對抗、航天測量、圖象、多媒體等諸多領(lǐng)域?qū)?shù)據(jù)采集系統(tǒng)提出了更高的要求。隨著一些新的高性能的電子芯片的推出，電子系統(tǒng)設(shè)計有了更多的選擇和更方便的條件，使交流電量同步采集得到了快速展。實現(xiàn)多路并行數(shù)據(jù)的高速數(shù)據(jù)采集，并且使系統(tǒng)具有良好的可擴(kuò)展性，是數(shù)據(jù)采集發(fā)展的重要方向。如何將大量的數(shù)據(jù)同步快速地存儲，是采集器設(shè)計亟待解決的問題。

本文選擇以DSP芯片為主處理單元、融合工控機(jī)為從處理單元的系統(tǒng)結(jié)構(gòu)方案，除了滿足對大量數(shù)據(jù)的信息處理要求外，還實現(xiàn)了液晶顯示和鍵盤控制功能。之所以采取 DSP加工控機(jī)的方案，是考慮到系統(tǒng)實際要處理的信息可能很多、工作量很大，如果所有用任務(wù)都交給 DSP來完成，不僅影響DSP的處理速度，恐怕還難以勝任。而PMU是低成本的，主要長處是對外部I/O設(shè)備的控制功能，但其數(shù)字信號處理能力很差，正好與DSP功能互補(bǔ)。在諸多任務(wù)中，對于液晶顯示、鍵盤控制等簡單處理環(huán)節(jié)可以交由工控機(jī)很好地完成，這樣充分利用了單片機(jī)在控制方面的長處，使得 DSP可以專門用于數(shù)字信號的處理和各種算法的實現(xiàn)，可以滿足許多實時處理的需要。

交流電量同步采集要求所有測量數(shù)據(jù)都對應(yīng)一個全局時標(biāo)，這就要求系統(tǒng)必須有一個高精度的同步時鐘。全球定位系統(tǒng)GPS的出現(xiàn)，解決了這一難題。利用GPS接收板發(fā)出的串口時間信息和同步秒脈沖，在測量系統(tǒng)內(nèi)建立整個測量系統(tǒng)的實時時鐘，由串口時間信息建立測量系統(tǒng)的年、月、日和時、分、秒，由同步秒脈沖和計數(shù)器建立測量系統(tǒng)的微秒級時鐘，使測量系統(tǒng)可以在任意時刻讀出精度達(dá)到1 s的時間;在采樣過程中，不但獲得采樣點(diǎn)的值，同時由 DSP對該采樣點(diǎn)打上時間標(biāo)簽，然后對采樣的數(shù)據(jù)進(jìn)行傅立葉變換 (FFT)，使之成為連續(xù)的采樣波形。

要實現(xiàn)對較寬頻域范圍內(nèi)高頻、瞬態(tài)信號細(xì)節(jié)的精確、實時測量，則要求有較高的采樣率和分辨率，實時信號處理流程則必須具備對大流量采樣數(shù)據(jù)的快速運(yùn)算處理能力。就信號處理而言，DSP在內(nèi)核結(jié)構(gòu)和指令系統(tǒng)方面可以提供高速的不同類型、不同層次、不同定制的算法處理支持，其運(yùn)算機(jī)制、尋址方式、內(nèi)部資源非常豐富，不過由于DSP實時運(yùn)算處理總需一定的周期的原因，另外在數(shù)據(jù)處理的同時，DSP還有一些諸如數(shù)據(jù)上傳、取控制及模塊間通訊等操作要占用外部資源，則在采樣率30MHz以上的場合，DSP并不能不丟失地存取高速A/D器件的轉(zhuǎn)換數(shù)據(jù)，于是需要借助外圍硬件電路協(xié)助控制管理數(shù)據(jù)采集進(jìn)程，本文采用雙口ROM對采集的數(shù)據(jù)進(jìn)行緩存，然后工控機(jī)從ROM中讀出數(shù)據(jù)，對數(shù)據(jù)進(jìn)行處理。從系統(tǒng)的集成度、可重構(gòu)性、可靠性等方面考慮，CPLD是這類高速數(shù)據(jù)實時數(shù)據(jù)采集系統(tǒng)外圍邏輯構(gòu)造的較好選擇。CPLD的使用，將所有的邏輯都集中到一個芯片當(dāng)中，極大的節(jié)省了空間，再加上可在線編程等，從而極大地增加了系統(tǒng)設(shè)計的靈活性，因而得到了越來越廣泛的應(yīng)用。

二、數(shù)據(jù)采集模塊結(jié)構(gòu)及工作原理

整個系統(tǒng)可分為4個部分：第1部分，數(shù)據(jù)采集及控制部分;第2部分，數(shù)據(jù)采集的數(shù)據(jù)緩存部分;第3部分，工控機(jī)數(shù)據(jù)處理部分;第4部分，人機(jī)接口部分。本文的同步采集器共采集處理6路模擬信號：UA，UB，UC，IA，IB，IC。6路模擬信號經(jīng)過前端信號調(diào)理電路和A/D轉(zhuǎn)換器后變成數(shù)字信號被傳送到DSP中，通過外圍硬件電路雙口ROM對數(shù)據(jù)進(jìn)行緩存，再由工控機(jī)讀取這些數(shù)據(jù)，并進(jìn)行數(shù)據(jù)的處理。本文將 GPS接收板接收到的同步秒脈沖1PPS作為整個系統(tǒng)的同步時鐘。CPLD邏輯控制模塊通過接收同步秒脈沖1PPS和DSP的控制信號，并經(jīng)過一定的邏輯運(yùn)算產(chǎn)生同步采樣信號，以控制不同地點(diǎn)同步采集器的 A/D轉(zhuǎn)換器同時開始采樣保持和模數(shù)轉(zhuǎn)換，從而實現(xiàn)了交流電量的異地同步采集。另外，CPLD還負(fù)責(zé)雙口ROM的讀寫時序控制以及產(chǎn)生 A/D轉(zhuǎn)換器外部時鐘等。

三、數(shù)據(jù)采集系統(tǒng)的硬件選用

1.DSP的硬件選擇

系統(tǒng)中，DSP采用 TI公司 TMS320C200系列中的TMS320F2812。TMS320F2812(以下簡稱F2812)是性價比較高的一款DSP芯片，具有運(yùn)行速度快、外設(shè)集成度高、存儲空間大、A/D轉(zhuǎn)換速度快、轉(zhuǎn)換精度高等特點(diǎn)。

2.A/D轉(zhuǎn)換電路模塊

本設(shè)計采用的是TI公司Burr－Brown產(chǎn)品部推出的A/D轉(zhuǎn)換器ADS7864。

3.雙口ROM的選擇

本文選用的是 IDT707278作為雙口ROM。IDT707278為32K×16位靜態(tài)雙口ROM，允許兩個端口同時讀寫數(shù)據(jù)每個端口具有獨(dú)立的控制信號線、地址線和數(shù)據(jù)線;它允許數(shù)據(jù)高速存取，最快存取時間為15 ns。

4.工控機(jī)的選取

工控機(jī)的數(shù)據(jù)處理速率必須高于數(shù)據(jù)的采集速率，不然就有可能造成數(shù)據(jù)的丟失。本文采用的SIEMENS公司生產(chǎn)的PC5478，采用Intel CoreTM2 Duo64位處理器，1 066 MHz前端總線;DDR2667內(nèi)存技術(shù)，容量4 Gb。

5.CPLD的選擇

在選擇可編程邏輯器件時，所選器件的邏輯資源量能否滿足系統(tǒng)的要求是首要考慮的因素，但在實際調(diào)試前很難準(zhǔn)確確定芯片耗費(fèi)的資源。CPLD器件的選型大都先使用開發(fā)軟件大概估算一下需要資源量，選擇有一定冗余的器件以便充分滿足系統(tǒng)的設(shè)計要求;同時也要考慮系統(tǒng)設(shè)計完成后，有可能增加新的功能，以及后期的硬件升級的可能性。本設(shè)計選用的是Altera公司生產(chǎn)的一款性價比很高的MAX II系列CPLD芯片EPM1270T144C5。

四、數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計

1.模擬信號輸入設(shè)計

ADS7864的模擬信號輸入可以采用單端輸入—差分輸出方式或差分輸入—差分輸出方式。6個模擬輸入通道分成3對(A、B、C)。每個A/D轉(zhuǎn)換器都有三對輸入端(A0/A1.B0/ B1.C0/C1)，可以同時采樣、轉(zhuǎn)換，因此可以保持兩個模擬輸入信號的相對相位信息。每對通道都有一個保持信號(HOLDA、HOLDB、HOLDC)，這3個保持信號同時有效就可以同時保持6路輸入信號。轉(zhuǎn)換的數(shù)據(jù)分別存放在6個寄存器中。在 A/D轉(zhuǎn)換器開始一次新的轉(zhuǎn)換時，BUSY腳變?yōu)榈碗娖剑⑶以谵D(zhuǎn)換進(jìn)行期間一直保持低電平;在數(shù)據(jù)被鎖存到輸出寄存器之后，再升高。完成一次A/D轉(zhuǎn)換至少需要16個時鐘周期。轉(zhuǎn)換完成之后，若RD、CS端都被拉低，則可以將數(shù)據(jù)從并行輸出總線讀出。ADS7864的每個讀操作都輸出16位信息 (12位數(shù)據(jù)、3位通道地址和1位有效數(shù)據(jù))。地址/模式信號(A0、A1、A2)選擇數(shù)據(jù)從ADS7864讀出的方式。這些地址/模式信號決定是選擇單通道模式、循環(huán)模式 (在所有通道之間循環(huán))還是先入先出(FIFO)模式。

2.數(shù)據(jù)緩沖部分的設(shè)計

利用CPLD控制向雙口ROM寫數(shù)據(jù)：先寫地址的低地址段，完成后查詢輸入FLAG2腳，若為1(在FPGA上電時默認(rèn)管腳為低電平)，把LFAG0輸出反向(使之為低電平)。如果FLAG2為高電平，則說明可以向高端地址段寫入采集數(shù)據(jù)，否則繼續(xù)查詢等待，直到為真。這時，另一端的FPGA在向硬盤中寫完數(shù)據(jù)后，也要查詢是否低端地址段寫完可以繼續(xù)讀取，在高位地址段寫完之后，查詢低位地址是否被FPGA全部讀取，繼續(xù)循環(huán)操作。該方法可以實現(xiàn)很高的數(shù)據(jù)吞吐率，很方便易行。

五、數(shù)據(jù)采集系統(tǒng)的軟件設(shè)計

本系統(tǒng)需要完成數(shù)據(jù)采集、數(shù)據(jù)傳輸、數(shù)據(jù)存儲、數(shù)據(jù)處理4個基本功能。這4部分在系統(tǒng)軟件的監(jiān)控和任務(wù)調(diào)度下協(xié)調(diào)運(yùn)行。

1.A/D采樣軟件設(shè)計

這部分軟件主要完成控制A/D轉(zhuǎn)換過程并由DSP讀取轉(zhuǎn)換數(shù)據(jù)結(jié)果。在系統(tǒng)初始化工作結(jié)束后，就開始運(yùn)行 A/D轉(zhuǎn)化部分程序。在 A/D轉(zhuǎn)換器開始一次新的轉(zhuǎn)換時，BUSY腳變?yōu)榈碗娖?，并且在轉(zhuǎn)換進(jìn)行期間一直保持低電平;在數(shù)據(jù)被鎖存到輸出寄存器之后，再升高。完成一次A/D轉(zhuǎn)換至少需要16個時鐘周期。轉(zhuǎn)換完成之后，若RD、CS端電位都被拉低，則可以將數(shù)據(jù)從并行輸出總線讀出。如圖2所示，DSP按照預(yù)先設(shè)定好的程序順序讀取6路數(shù)據(jù)，然后采集的數(shù)據(jù)通過并行總線接口傳輸?shù)诫pROM里，以便工控機(jī)從中讀取數(shù)據(jù)，對數(shù)據(jù)進(jìn)行出分析處理。

2.DSP軟件讀寫程序設(shè)計

DSP是對數(shù)據(jù)進(jìn)行采集的單元。該單元把通過A/D轉(zhuǎn)化過來的數(shù)據(jù)進(jìn)行采集，初始化FLAG引腳的方向，然后把采集到的數(shù)據(jù)寫到雙ROM里通過FLAG的方向來控制工控機(jī)讀取數(shù)據(jù)。

3.工控機(jī)的軟件設(shè)計

工控機(jī)作為數(shù)據(jù)的處理單元，對雙口ROM讀取的數(shù)據(jù)進(jìn)行處理，向指定的I/O寫數(shù)據(jù)“0”，使FLAG腳為0，從雙口ROM里讀出數(shù)據(jù)，進(jìn)行FFT變化(即離散傅立葉變換)，并在此上完成電能質(zhì)量參數(shù)的計算，包括電壓有效值、電壓偏差，功率及功率因數(shù)幅值、相位、頻率、諧波含有率、總諧波畸變率、不平衡度等參數(shù)的計算。當(dāng)FLAG腳為1時，表示數(shù)據(jù)已全部讀完。

六、結(jié)論

本文設(shè)計了基于工控機(jī)與 DSP的高速數(shù)據(jù)采集系統(tǒng)，介紹了選用各個功能模塊的作用，以及部分主要硬件和軟件的設(shè)計。本文所設(shè)計的數(shù)據(jù)采集系統(tǒng)已經(jīng)通過調(diào)試，并對各個模塊進(jìn)行了功能測試，達(dá)到了預(yù)期的目標(biāo)，電壓的有效值、電流的有效值及功率因數(shù)等主要參數(shù)的測量誤差均小于0.45%。該采集系統(tǒng)以實時同步采集、數(shù)據(jù)傳輸率高、電路簡單、可靠性高等優(yōu)點(diǎn)在電力系統(tǒng)交流電量數(shù)據(jù)采集上具有廣泛的應(yīng)用價值。

［1］張衛(wèi)寧.TMS320C2000系列DSP原理及應(yīng)用［M］.北京：國防工業(yè)出版社，2002.

［2］王道憲.CPLD/FPGA可編程邏輯器件應(yīng)用與開發(fā)［M］.北京：國防工業(yè)出版社，2004.

［3］李光輝，陳志英.DSP技術(shù)在電力系統(tǒng)諧波測量中的應(yīng)用［J］.福州大學(xué)學(xué)報(自然科學(xué)版)，2005.

［4］趙飛，梁志瑞，牛勝鎖.基于DSP和GPS的異地交流電量同步采集系統(tǒng)［J］.電測與儀表，2008.

［5］羅漫江，劉書明.ADSP_21062與工控機(jī)數(shù)據(jù)交換電路的設(shè)計［J］.電子設(shè)計應(yīng)用，2004.

［6］趙偉，鮑慧，劉云峰.基于DSP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計［J］.電力科學(xué)與工程，2008.

Design of Data Acquisition System on DSP

XIAO Gao－xiao
(Hunan Industry Polytechnic，Changsha 410205，Hunan)

High－speed data acquisition based on industrial computer and DSP is introduced，and the general introduction scheme of system is presented，and the main hardware module of system is chosen，and the function of main hardware circuit of system and the design thought are analyzed.The scheme considers real time，high－speed，great capacity of data acquisition and so on，revealing advantages of the plan，which proposes an effective approach for ac data acquisition of power system.

DSP;Data acquisition

TB1

A

1671－5004(2010)03－0013－02

2010－05－02

肖高賢 (1981－)，男，湖南婁底人，湖南工業(yè)職業(yè)技術(shù)學(xué)院助教。