王文智 金榮洪 耿軍平 梁仙靈
(教育部高速電子系統(tǒng)設計與電磁兼容研究重點實驗室,上海交通大學,上海 200240)
金屬波導功分器具有低插入損耗的優(yōu)點,常用于天線陣列饋電網(wǎng)絡及雷達系統(tǒng)饋源的設計[1-2]。若采用傳統(tǒng)形式的波導功分器,如T型結(jié)、Y型結(jié)及波導電橋等,在構(gòu)造波導功分網(wǎng)絡時整體結(jié)構(gòu)需要向兩維甚至三維的方向進行伸展[1,3],嚴重制約大型陣列在車載、機載等對緊湊性要求較高的場合中的應用。已有不少學者對此問題進行研究并提出了一些解決方案,如采用基片集成波導技術[4-5]、徑向功率分配/合成器[6-7]、新型饋電方式[8]等。盡管如此,這些方案在損耗、空間布局、設計難度等方面仍受到一定的限制。為此,本文提出一種新型的H型結(jié)波導功分器,在保持傳統(tǒng)波導功分器各方面優(yōu)點的同時,具有準一維的結(jié)構(gòu)特征,適合于設計緊湊的波導功分網(wǎng)絡,可為實際應用提供有價值的參考。
建立H型結(jié)的等效電路模型具有重要意義,是分析與設計的基礎。然而,現(xiàn)有方法仍不能很好地提取H型結(jié)中有限壁厚耦合縫隙的等效電路參數(shù),為模型的建立帶來困難。為此,可根據(jù)文獻[9]的等效方式,利用變分法對波導中有限壁厚耦合縫隙進行參數(shù)提取。變分法曾被用于分析零壁厚橫向耦合縫隙的散射參數(shù)[10],具有結(jié)果精確、形式簡單等優(yōu)點;但在有限壁厚的情況下,需要分別根據(jù)耦合縫隙上、下表面處的電場選取試函數(shù),增加了求解的計算量。為此,可在變分法中引入平衡激勵,在保證精度的前提下以單個試函數(shù)實現(xiàn)求解,使參數(shù)提取更為簡單有效。
在H型結(jié)等效電路模型的基礎上,可結(jié)合全波分析法對H型結(jié)進行設計。眾所周知,等效電路法計算量小、物理意義明確,但模型的建立及元件參數(shù)的提取往往包含很多近似處理,僅據(jù)此進行設計精度必然會受到限制。相對而言,借助全波分析軟件可以獲得精確的結(jié)果,但需要耗費大量的計算時間。因此,可結(jié)合兩者優(yōu)點,首先利用H型結(jié)的等效電路模型快速獲取接近較優(yōu)解的設計參數(shù),然后以此為基礎進行全波分析及優(yōu)化,最終完成設計。如此,可在時間與精度上取得折中,實現(xiàn)H型結(jié)快速、精確的混合設計方法。
傳統(tǒng)T型結(jié)由于分支波導垂直于主波導,用于波導功分網(wǎng)絡設計時將占用龐大的空間。相對而言,H型結(jié)的波導分支互相平行且緊貼,具有緊湊的準一維結(jié)構(gòu),如圖1(a)所示。其中,耦合縫隙用于電磁能量的合成或分配,附加的短路波導用于輸入端口的匹配。此結(jié)構(gòu)與字母H的形狀相似,因此,稱為H型結(jié)波導功分器。圖1(a)所示為E面H型結(jié),即從1端口處輸入信號可在2、3端口處獲得反相輸出;同理可構(gòu)造出H面H型結(jié)。
(a) 結(jié)構(gòu)圖
(b) 等效電路圖1 E面H型結(jié)
根據(jù)相關論述[11-12]可得出H型結(jié)的等效電路,如圖1(b)所示。其中,橫向耦合縫隙導致波導沿縱向發(fā)生電壓躍變,因此,等效為串聯(lián)阻抗Zslot.Z1及Z2分別為上下兩層波導的特征阻抗,Zs為短路波導的等效阻抗。由于H型結(jié)的等效電路中僅含有兩個電抗元件,輸入端反射系數(shù)一般僅存在單一零點,使阻抗帶寬較窄。為此,可通過容性E面階梯引入新的電抗元件,從而實現(xiàn)兩個相鄰零點以展寬帶寬,如圖2、圖3所示。全波分析結(jié)果表明:增加E面階梯后,一個典型H型結(jié)的 -20 dB相對帶寬可達約10.7%,比之前的約3.4%提高超過兩倍,如圖4所示。除非特別指出,后續(xù)章節(jié)中的討論均基于引入E面階梯以后的H型結(jié)。此外,根據(jù)上述分析可以推測,若采用多縫耦合或多E面階梯串聯(lián)的結(jié)構(gòu),可能引入更多的相鄰零點,從而實現(xiàn)更寬的阻抗匹配帶寬。
(a) 結(jié)構(gòu)圖
(b) 等效電路圖2 引入E面階梯后的E面H型結(jié)
圖4 E面階梯對H型結(jié)的帶寬展寬效果
H型結(jié)中的E面階梯可等效為兩個電容-jXC[12],而它們之間的區(qū)域則可等效為兩段特征阻抗為Z2、長度分別為l1與l2的傳輸線,如圖2(b)所示。其中,Z3為2、3端口的特征阻抗。文獻[12]已詳細給出Zs和XC的閉合表達式,因此,只需再提取Zslot即可確定所有等效電路參數(shù),進而為H型結(jié)建立起完整的等效電路模型。
當t>0時,可將耦合縫隙處劃分為三個區(qū)域,如圖5所示。參考文獻[10]的方法,首先令一個歸一化基模從某個端口處入射,并令兩個區(qū)域分界面S1與S2上的入射電場與散射電場總和分別為ES1與ES2.隨后,在S1與S2處放置理想電壁,并假設Si的兩側(cè)分別存在等效磁流±JMi=±ay×ESi,i= 1, 2。根據(jù)等效原理與格林函數(shù)法,可利用各區(qū)域的磁型并矢格林函數(shù)與相應的等效磁流獲取不同區(qū)域中散射磁場的表達式。由總磁場的切向分量在區(qū)域分界面處連續(xù)的邊界條件,聯(lián)立由簡正模法確立的散射系數(shù)表達式,可建立起入射端口反射系數(shù)關于ES1與ES2的變分表達式。按照精度要求,根據(jù)ES1與ES2的實際分布選取合理的試函數(shù)即可獲得所需結(jié)果。最后,根據(jù)等效電路模型獲得Zslot與反射系數(shù)的關系,即可提取出Zslot的閉合表達式。
圖5 變分法求解Zslot的區(qū)域劃分與平衡激勵分別表示上下層波導TE10模歸一化正、反向入射波的磁場分量)
上述過程需要根據(jù)兩個未知場量ES1與ES2分別選取試函數(shù),增加了求解的計算量。若采用相同的試函數(shù),可以使求解大為簡化;然而,在僅有單個入射基模的情況下,ES1與ES2的實際分布存在較大差別,采用相同的試函數(shù)將導致較大的誤差,如圖6(看821頁)(a)所示。為此,可采用平衡激勵,即令四個依次反相的歸一化基模分別從四個端口處同時入射,如圖5所示,并根據(jù)新的入射場建立變分表達式。從圖6(b)可以看出,平衡激勵使ES1與ES2的分布趨向一致,因此,可在保證精度的前提下采用相同的即單個試函數(shù)以簡化求解。根據(jù)上述分析,可提取得Zslot的表達式為
其中:
H型結(jié)混合設計方法的基本步驟如下。首先,根據(jù)回波損耗、功分比例等設計指標,以等效電路為基礎對H型結(jié)進行多次迭代設計,確定各參數(shù)的設計初值;此過程僅涉及等效電路的計算,一般可以在短時間內(nèi)完成。隨后,根據(jù)各參數(shù)的設計初值在全波分析軟件中進行建模、仿真和微調(diào)優(yōu)化,確定各參數(shù)的優(yōu)化值。圖7為兩個H型結(jié)的設計例子,設計目標為優(yōu)化以14.25 GHz為中心的帶內(nèi)回波損耗。從圖中可見,當耦合縫隙寬度d增大時,等效電路法的精度有所下降,但仍在可接受范圍內(nèi)。 表1為設計參數(shù)的初值與優(yōu)化值之間的比較,其中|Δ|為設計初值與優(yōu)化值之差的絕對值;結(jié)果表明:由等效電路法所確定的設計初值與由全波分析法所確定的優(yōu)化值非常接近,可顯著減少全波分析的計算量,實現(xiàn)快速、可靠的設計。
表1 例子中設計初值與優(yōu)化值的比較(單位:mm)
(a) d = 1.2 mm
(b) d = 2.6 mm圖7 H型結(jié)的設計例子(全波分析使用HFSS)
H型結(jié)具有準一維的結(jié)構(gòu)特征,可實現(xiàn)緊湊的波導功分網(wǎng)絡。圖8為一種基于H型結(jié)的一分四功分網(wǎng)絡。如圖所示,H型結(jié)可顯著壓縮網(wǎng)絡結(jié)構(gòu)在垂直方向上所占用的空間并將其限制在準一維方向(水平方向)內(nèi),且分路數(shù)越多效果將越明顯。因此,H型結(jié)在用于波導功分網(wǎng)絡設計時比傳統(tǒng)T型結(jié)更為緊湊,具有一定的優(yōu)勢。
在具體設計中,b1與b3往往不相等,因此功分網(wǎng)絡中前級H型結(jié)的下層波導與后級H型結(jié)的上層波導需要通過矩形波導窄邊變換器進行過渡連接。此外,窄邊變換器還為兩級H型結(jié)間相距的電長度提供了一個額外的調(diào)節(jié)自由度:通過平移變換器,可在不改變物理距離的前提下調(diào)整連接路徑中兩層波導所占的比例;由于窄邊變換器存在一定的反射,兩層波導按照不同的比例進行組合即可實現(xiàn)不同的電長度連接。這一特性可用于功分網(wǎng)絡中內(nèi)部反射波的相互抵消,從而優(yōu)化網(wǎng)絡的回波損耗;對于輸出端口位置已被固定的功分網(wǎng)絡,這樣的調(diào)節(jié)方法尤為重要,可極大地方便網(wǎng)絡的設計。
圖8 基于H型結(jié)的一分四波導功分網(wǎng)絡
對參數(shù)如表1所示的兩種H型結(jié)波導功分器進行了加工驗證。為便于連接測試,在H型結(jié)上層波導處增加了90度E面拐角,如圖9所示。測試時使用同軸波導轉(zhuǎn)換器作為連接器,測試數(shù)據(jù)由 Agilent 8722ES 矢量網(wǎng)絡分析儀獲得。圖10的實驗結(jié)果表明,兩種H型結(jié)的-15 dB帶寬約為2 GHz,相對帶寬約為14%,帶內(nèi)插損的典型值為0.5 dB.因?qū)嶒灄l件所限,測試參考面僅校準至同軸端口,測試結(jié)果與全波分析難免會存在一定的誤差。盡管如此,H型結(jié)的駐波特性在所需頻帶內(nèi)表現(xiàn)優(yōu)良,與全波分析結(jié)果大致吻合,基本驗證了H型結(jié)的性能及設計方法的有效性。
圖9 H型結(jié)實物圖
以表1中d= 1.2 mm的H型結(jié)為基礎,設計并加工了一分四波導功分網(wǎng)絡,結(jié)構(gòu)如圖11所示,實驗條件與5.1節(jié)中相同。圖12的實驗結(jié)果表明,網(wǎng)絡的-15 dB帶寬約為1.8 GHz,相對帶寬約為12.6%,帶內(nèi)插損的典型值為0.7 dB.網(wǎng)絡的駐波特性在所需頻帶內(nèi)表現(xiàn)優(yōu)良,與全波分析結(jié)果大致吻合。
(a) d=1.2 mm
(b) d=2.6 mm圖10 H型結(jié)的實驗結(jié)果
圖11 基于H型結(jié)的一分四波導功分網(wǎng)絡
圖12 一分四波導功分網(wǎng)絡的實驗結(jié)果
本文提出了一種新型的H型結(jié)波導功分器,具有準一維的結(jié)構(gòu)特征,特別適合于設計緊湊的波導功分網(wǎng)絡。通過對H型結(jié)的等效電路進行分析,有針對性地在H型結(jié)中引入E面階梯,使其阻抗匹配帶寬提高超過兩倍,并為進一步改進指出了可能的方向。應用平衡激勵,使用變分法對有限壁厚耦合縫隙進行了參數(shù)提取,得到了H型結(jié)等效電路中Zslot的表達式,從而實現(xiàn)了等效電路的定量分析;結(jié)合等效電路法與全波分析法,可對H型結(jié)進行快速綜合與設計。計算結(jié)果顯示混合設計方法具有可行性,可在耗時與精度上取得折中。實驗結(jié)果表明:H型結(jié)及基于它設計的波導功分網(wǎng)絡具有優(yōu)良的性能,可作為實用的參考方案。
如圖5所示,根據(jù)等效原理、格林函數(shù)法及相應的邊界條件可獲得如下方程組[9-10]
?S1JM1(r)·H1dS1+?S1JM1(r)·H2dS1
=-jωε?S1?S1JM1(r)·Gm1(r|r′)·
jωε?S1?S2JM1(r)·Gm3(r|r′)·
(1)
?S2-JM2(r)·H3dS2+?S2-JM2(r)·H4dS2
=-jωε?S2?S2JM2(r) ·Gm2(r|r′)·
jωε?S2?S1JM2(r)·Gm3(r|r′)·
(2)
式中:Gmi(r|r′)為區(qū)域i的磁型并矢格林函數(shù),i=1,2,3;并選取試函數(shù)
其中h為幅度因子。經(jīng)運算可知
?S1JM1(r)·H1dS1=?S1JM1(r)·H2dS1=hN
?S2-JM2(r)·H3dS2=?S2-JM2(r)·H4dS2
=M1
=M2
=M3
=M3
=M4
=M4
因此,式(1)與式(2)可改寫為
2hN=-h2(M1+M3-M4)
(3)
(4)
由于該結(jié)構(gòu)具有對稱性,其散射參數(shù)有如下關系:
S11=S22,S33=S44,S12=1-S11,S34=1-S33,S24=S13,S32=-S31.因此,由簡正模法可得
?S1JM1(r)·H1dS1=?S1JM1(r)·H2dS1
=-4(S11+S13)
(5)
?S2-JM2(r)·H3dS2
=?S2-JM2(r)·H4dS2
=-4(S33+S13)
(6)
〗將式(3)與式(4)兩邊相加,并聯(lián)立式(5)、(6)可得
=-h2(M1+M2+2M3-2M4)
于是可構(gòu)造出(S11+S33+2S13)的變分表達式[10]為
(7)
根據(jù)等效電路可知
S11/S33=Z2/Z1=b2/b1
(8)
此外,根據(jù)簡正模法可知
(9)
最后,將式(8)、(9)代入式(7),并消去h,最后整理可得
(10)
上式即為圖5中1端口反射系數(shù)的表達式;再根據(jù)等效電路模型獲得Zslot與S11的關系,即可提取出Zslot的閉合表達式。
[1] SEHM T, Lehto A, Raisanen A V. A high-gain 58-GHz box-horn array antenna with suppressed grating lobes [J]. IEEE AP, 1999, 47(7):1125-1130.
[2] WU Weiwei,YIN Jiaxian, YUAN Naichang. Design of an efficient x-band waveguide-fed microstrip patch array [J]. IEEE AP, 2007, 55(7):1933-1939.
[3] ARAMAKI Y, et al.. COP millimeter-wave horn array antenna [C]// in Proc. 2008 Intl. Symp. Antennas Propagat. (ISAP2008), pp. 37-40, Oct. 2008.
[4] SONG Kaijun,FAN Yong,ZHANG Yonghong.Eight-Way Substrate Integrated Waveguide Power Divider With Low Insertion Loss [J]. IEEE MTT,2008,56(6):1 473-1477.
[5] 徐俊峰, 洪 偉, 蒯振起,等. 平衡饋電基片集成波導縫隙陣列全向天線 [J]. 電波科學學報, 2008, 23(2):207-210.
XU Junfeng, HONG Wei, KUAI Zhenqi, et al.. Substrate integrated waveguide (SIW) slot array omni-irectional antenna with balanced feeding [J]. Chinese Journal of Radio Science, 2008, 23(2):207-210. (in Chinese)
[6] BIALKOWSKI M E, WARIS V P. Analysis of an N-way radial cavity divider with a coaxial central port and waveguide output ports [J]. IEEE MTT, 1996, 44(11):2010-2016.
[7] 陳明勇,竇文斌. Ka波段徑向波導功率合成網(wǎng)絡[J]. 電波科學學報, 2010, 25(4):745-748.
CHEN Mingyong, DOU Wenbin, Power combiner using radial waveguide at Ka-band [J]. Chinese Journal of Radio Science, 2010, 25(4):745-748. (in Chinese)
[8] 吳微微,尹家賢,袁乃昌. X波段微帶天線陣的新型高效饋電方式研究[J]. 電波科學學報, 2007, 22(5):785-789.
WU Weiwei, YIN Jiaxian, YUAN Naichang. Study of a novel and high efficient feed method for X-and microstrip patch arrays [J]. Chinese Journal of Radio Science, 2007, 22(5):785-789. (in Chinese)
[9] VU KHAC T, CARSON C T. Coupling by slots in rectangular waveguides with arbitrary wall thickness [J]. Electronics Letters, 1972, 8(18):456-458.
[10] SANGSTER A J. Variational method for the analysis of waveguide coupling [C]// Proceedings of the Institution of Electrical Engineers, 1965, 112(12):2171-2179.
[11] LEVY R. Analysis and synthesis of waveguide multi-aperture directional couplers [J]. IEEE MTT, 1968, 16(12):995-1006.
[12] Nathan Marcuvitz. Waveguide handbook [M]. London: The Institution of Engineering and Technology, 1986, Chapter 3, 4, 5.