郭偉然，劉 耀，湯勇明

(東南大學(xué)電子科學(xué)與工程學(xué)院，南京 210096)

早期的頻率特性測(cè)試是通過(guò)手動(dòng)改變頻率的方法逐點(diǎn)測(cè)量完成的(稱點(diǎn)頻測(cè)量法)，后來(lái)隨著儀器科學(xué)技術(shù)的進(jìn)步，輸入信號(hào)頻率在一定范圍內(nèi)可自動(dòng)改變，成為目前的掃頻儀，專門(mén)用于電路系統(tǒng)頻率特性的測(cè)量［1－3］。下文提出了一種新的掃頻儀設(shè)計(jì)，可以較精確地測(cè)量被測(cè)網(wǎng)絡(luò)的幅頻特性和相頻特性，并能以顯示其函數(shù)圖像的方式表達(dá)測(cè)試結(jié)果。

1 工作原理

在線性時(shí)不變(LTI)系統(tǒng)中，系統(tǒng)對(duì)激勵(lì)的響應(yīng)可表示成［1］:

由定義:若系統(tǒng)對(duì)一個(gè)信號(hào)的輸出響應(yīng)僅是一個(gè)常數(shù)乘以輸入，則稱該信號(hào)為系統(tǒng)的特征函數(shù)。因?yàn)?

所以復(fù)指數(shù)是LTI 系統(tǒng)的特征函數(shù)。再由正弦波與復(fù)指數(shù)信號(hào)間關(guān)系可知:LTI 系統(tǒng)對(duì)正弦波的響應(yīng)仍是正弦波，只是幅值和相位有差別。通過(guò)對(duì)激勵(lì)與響應(yīng)的幅值和相位差別的測(cè)量，可以得到待測(cè)系統(tǒng)的頻率特性。

2 系統(tǒng)組成及功能

掃頻儀的整體功能框圖如圖1所示。系統(tǒng)利用掃頻信號(hào)源產(chǎn)生作為基準(zhǔn)信號(hào)的正弦波，其頻率變化范圍覆蓋500 Hz至125 kHz。將該正弦波通過(guò)被測(cè)網(wǎng)絡(luò)后可獲得其失真后的波形。使用幅頻測(cè)量與相頻測(cè)量?jī)蓚€(gè)模塊對(duì)基準(zhǔn)信號(hào)及其失真后的波形進(jìn)行對(duì)比分析，即可求得被測(cè)網(wǎng)絡(luò)的幅頻特性與相頻特性。最后將數(shù)據(jù)分析處理后形成圖像輸出就完成了系統(tǒng)的設(shè)計(jì)目標(biāo)。其中虛線框內(nèi)的設(shè)計(jì)均由FPGA 實(shí)現(xiàn)。

圖1 掃頻儀的整體功能框圖

2.1 掃頻信號(hào)源

本系統(tǒng)的信號(hào)發(fā)生電路采用DDS 技術(shù)(即直接數(shù)字頻率合成技術(shù))實(shí)現(xiàn)［4］，用于產(chǎn)生頻率、持續(xù)時(shí)間等均可控的掃頻信號(hào)，并能夠滿足一般用戶對(duì)較寬頻率范圍的要求［5］。實(shí)現(xiàn)方法是:由單片機(jī)動(dòng)態(tài)對(duì)專用DDS 芯片(AD9850)寫(xiě)入控制字，以產(chǎn)生所需的掃頻信號(hào)。該方案相較于直接頻率合成、鎖相頻率合成以及數(shù)字鎖相法有很大優(yōu)勢(shì)。AD9850 的輸出頻率與控制字及參考時(shí)鐘頻率關(guān)系由下式?jīng)Q定:

2.2 增益與相位檢測(cè)原理

這一部分是掃頻儀系統(tǒng)的核心，檢測(cè)被測(cè)網(wǎng)絡(luò)兩端的幅度比和相位差所使用的技術(shù)有較大差別。幅度比檢測(cè)的解決方案:從被測(cè)網(wǎng)絡(luò)兩端引出基準(zhǔn)掃頻信號(hào)與通過(guò)網(wǎng)絡(luò)后發(fā)生失真的掃頻信號(hào)。將這兩路信號(hào)通過(guò)真有效值檢測(cè)電路求得其有效值，之后將信號(hào)輸入A/D 轉(zhuǎn)換器轉(zhuǎn)化為數(shù)字量，再送入FPGA 進(jìn)行乘除法等一系列的運(yùn)算，得到被測(cè)網(wǎng)絡(luò)的幅頻特性。注意適當(dāng)增大輸入A/D 轉(zhuǎn)換器的信號(hào)幅度可以充分利用A/D 轉(zhuǎn)換器的字長(zhǎng)，利于減小量化誤差。

相位差檢測(cè)的解決方案:同樣從被測(cè)網(wǎng)絡(luò)兩端引出基準(zhǔn)掃頻信號(hào)及通過(guò)網(wǎng)絡(luò)后發(fā)生失真的掃頻信號(hào)。將這兩路信號(hào)輸入過(guò)零比較器，使得正弦掃頻信號(hào)轉(zhuǎn)化為同頻率的掃頻方波，該方波的電平與FPGA 相兼容，即兩路可以被當(dāng)作數(shù)字信號(hào)的方波。這兩路數(shù)字信號(hào)輸入FPGA 內(nèi)部，利用脈沖填充計(jì)數(shù)法，求得它們的相位差。經(jīng)過(guò)數(shù)據(jù)運(yùn)算及處理就得到被測(cè)網(wǎng)絡(luò)的相頻特性。該方案檢測(cè)精度有賴于FPGA模塊的時(shí)鐘頻率(50 MHz)遠(yuǎn)大于輸入方波頻率這一假設(shè)。該假設(shè)是限制本儀器測(cè)量帶寬的主要因素。使用PLL 鎖相環(huán)可使時(shí)鐘信號(hào)加倍，但不利于系統(tǒng)穩(wěn)定。本方案中帶寬設(shè)置為500 Hz至125 kHz。

2.3 頻率特性顯示原理

將幅度比和相位差以及相對(duì)應(yīng)的頻率數(shù)據(jù)存儲(chǔ)在雙口RAM 中，VGA 掃描信號(hào)HSYNC和VSYNC以地址映射的形式讀取雙口RAM 內(nèi)的相應(yīng)數(shù)據(jù)，輸出到屏幕上形成幅頻特性和相頻特性函數(shù)圖像。屏幕上的內(nèi)容還包括坐標(biāo)軸的文字標(biāo)注等。在設(shè)計(jì)顯存時(shí)，比較可行的方案有兩種:一是把頻率對(duì)應(yīng)的數(shù)據(jù)直接存儲(chǔ)在雙口RAM 中，需要開(kāi)辟相應(yīng)數(shù)量的RAM 存儲(chǔ)空間。二是把頻率數(shù)據(jù)和相應(yīng)的幅度，相位數(shù)據(jù)整合成“頻率+幅度比”和“頻率+相位差”的等效數(shù)據(jù)形式，把等效數(shù)據(jù)以地址的形式存儲(chǔ)在雙口RAM 中，這需要開(kāi)辟2×65 536個(gè)位的RAM 存儲(chǔ)空間。第1種方案節(jié)約空間，但方案可移植性不好，對(duì)于后期擴(kuò)展不便。第2種方案解決了上述問(wèn)題。盡管資源占用較大，但在M4K 足夠多的前提下，掃頻的范圍易于增加。

2.4 增益與相位檢測(cè)以及頻率特性顯示

如前文所述，F(xiàn)PGA 用于實(shí)現(xiàn)增益與相位檢測(cè)，以及控制VGA 顯示幅頻特性曲線和相頻特性曲線。為實(shí)現(xiàn)上述功能，首先設(shè)置Start模塊和div_500k模塊分別給經(jīng)A/D 轉(zhuǎn)換輸入FPGA 的數(shù)字信號(hào)提供啟動(dòng)信號(hào)和500 kHz 的工作頻率。再設(shè)置名為Counter32(inst20)的模塊用于全局時(shí)鐘50 MHz 的脈沖計(jì)數(shù)，得到的數(shù)據(jù)經(jīng)過(guò)fx_block 轉(zhuǎn)換成外界輸入信號(hào)(未經(jīng)過(guò)衰減的標(biāo)準(zhǔn)輸入信號(hào))的實(shí)際頻率，從而確定了頻率特性曲線上的各個(gè)頻點(diǎn)的頻率橫坐標(biāo)。利用Xor和Counter32(inst16)模塊得到了兩路相位差的脈沖計(jì)數(shù)值，通過(guò)x180，buffer，piv模塊轉(zhuǎn)換，得到兩路相位差的實(shí)際度數(shù)值。其中sign_block用于判斷第二路相位信號(hào)(經(jīng)過(guò)網(wǎng)絡(luò)衰減的待測(cè)輸入信號(hào))較之第一路相位信號(hào)的超前或滯后情況:sign為0 表示滯后，sign為1 表示超前。另外Div_control和div_ctrl模塊采集兩路信號(hào)的幅度信息，轉(zhuǎn)換成幅值比的形式，供后續(xù)處理。

Ram_buffer和Ram_control模塊用作信號(hào)緩沖，并將三個(gè)8 位的頻率，相位，幅度比信息整合成16位的“頻率+相位”和“頻率+幅度比”信息，完成各個(gè)頻點(diǎn)對(duì)應(yīng)，并在wr_en 時(shí)序控制作用下同步輸出。Ram_ctrl_xfy和ram_ctrl_xpy模塊分別用于存儲(chǔ)16位的“頻率+相位”信息和“頻率+幅度比”信息。Vga模塊用于控制VGA 端口實(shí)現(xiàn)幅頻特性曲線和相頻特性曲線的顯示，在讀信號(hào)rd_out1和rd_out2有效時(shí)，從Ram_ctrl_xfy和ram_ctrl_xpy 讀取信息。

為了避免出現(xiàn)冒險(xiǎn)競(jìng)爭(zhēng)甚至邏輯錯(cuò)誤，在兩級(jí)級(jí)聯(lián)模塊間加入緩沖模塊Ram_buffer和Ram_control，在全局分頻時(shí)鐘下同步輸出，供后級(jí)模塊使用，保障系統(tǒng)穩(wěn)定工作。

以上工作模塊的頂層設(shè)計(jì)如圖2所示，在ALTERA 公司FPGA 芯片EP2C8 中編譯實(shí)現(xiàn)，其資源利用情況如下:使用LE為4174/8256(51%)，其中Total Combinational Functions為3803/8256(46%)，Delicated Logic Registers為1011/8256(12%)。共用有效引腳為33/138(24%)。共用內(nèi)存位單元為134656/165888(81%)。

圖2 FPGA 的頂層設(shè)計(jì)

2.5 同步控制

本儀器的掃頻信號(hào)源和顯示部分的工作是協(xié)調(diào)一致的，利用最少的資源達(dá)到良好的顯示效果。當(dāng)掃頻信號(hào)處于某一頻率時(shí)，顯示部分也與之對(duì)應(yīng)。另外，整個(gè)系統(tǒng)的各功能模塊的處理速度也都控制在同等量級(jí)上，使得系統(tǒng)工作更加協(xié)調(diào)。

2.6 被測(cè)網(wǎng)絡(luò)

本儀器設(shè)計(jì)目標(biāo)可以測(cè)量包括高通、低通、帶通、帶阻及其它復(fù)雜組合的無(wú)源或有源網(wǎng)絡(luò)。為盡量適應(yīng)不同被測(cè)網(wǎng)絡(luò)對(duì)儀器驅(qū)動(dòng)負(fù)載能力的要求，被測(cè)網(wǎng)絡(luò)的前一級(jí)信號(hào)源具有較強(qiáng)的電流輸出能力，可確保驅(qū)動(dòng)低輸入阻抗的被測(cè)網(wǎng)絡(luò)，并且被測(cè)網(wǎng)絡(luò)的后一級(jí)具有較高的輸入阻抗，使得在被測(cè)網(wǎng)絡(luò)輸出阻抗較大時(shí)能盡量減小測(cè)量誤差［6］。為了驗(yàn)證本掃頻儀的性能，使用了具有典型意義的雙T 帶阻網(wǎng)絡(luò)，具體驗(yàn)證方法見(jiàn)本文第3 部分。

2.7 掃頻儀操作步驟

首先將待測(cè)網(wǎng)絡(luò)接入掃頻儀。打開(kāi)單片機(jī)模塊的開(kāi)關(guān)，即開(kāi)始掃頻(默認(rèn)情況下只掃頻一次);按下FPGA模塊的Clear 按鍵，可以清除屏幕上的圖像，以實(shí)現(xiàn)重新測(cè)量;按下Sweep 鍵，可以實(shí)現(xiàn)任意時(shí)間范圍內(nèi)的掃頻功能。根據(jù)坐標(biāo)顯示和網(wǎng)格精度就可以讀取相應(yīng)頻率處的幅度比和相位差數(shù)據(jù)。具體過(guò)程如圖3所示。

圖3 程序流圖

3 功能測(cè)試與誤差分析

3.1 利用仿真進(jìn)行定性分析

制作一個(gè)中心頻率約為50 kHz 的雙T 帶阻網(wǎng)絡(luò)，以便對(duì)掃頻儀的實(shí)際功能進(jìn)行檢驗(yàn)。將帶阻網(wǎng)絡(luò)元件參數(shù)代入網(wǎng)絡(luò)傳遞函數(shù):

其中:ω0=1/RC，Q=1/4。

使用MATLAB 仿真［7］，結(jié)果如圖4所示。圖4表明系統(tǒng)的幅頻特性是:隨著信號(hào)頻率的提高，系統(tǒng)對(duì)信號(hào)的通過(guò)能力迅速下降，至50 kHz 附近降至最小值，而后隨著信號(hào)頻率的提高，系統(tǒng)對(duì)信號(hào)的通過(guò)能力緩緩上升。相頻特性是:隨著信號(hào)頻率的提高，系統(tǒng)對(duì)信號(hào)的相位產(chǎn)生影響，相位開(kāi)始逐漸落后，至50 kHz 附近對(duì)應(yīng)－90°，而后隨著信號(hào)頻率的提高，信號(hào)相位突變至+90°，之后相位超前的程度緩緩下降。其中50 kHz 對(duì)應(yīng)的正是雙T 帶阻網(wǎng)絡(luò)的中心頻率。采用本掃頻儀實(shí)際測(cè)試所得圖像與仿真結(jié)果高度吻合，證明了本掃頻儀測(cè)試處理的正確性。

圖4 MATLAB 仿真結(jié)果

3.2 利用對(duì)照實(shí)驗(yàn)進(jìn)行定量分析

仿真只能定性反映理想狀態(tài)下的結(jié)果，而實(shí)際網(wǎng)絡(luò)特性與傳遞函數(shù)之間必然有所偏差。為了定量檢測(cè)儀器性能，使用傳統(tǒng)的點(diǎn)頻測(cè)量法與本掃頻儀測(cè)量值相比較。點(diǎn)頻測(cè)量法利用函數(shù)發(fā)生器(F05A型)作為信號(hào)源輸出單音信號(hào)，雙蹤示波器(Tektronix TDS 1012)通道1 接在信號(hào)輸入端，通道2 接在信號(hào)輸出端，通過(guò)對(duì)兩個(gè)通道測(cè)得信號(hào)的比較，可以得出被測(cè)網(wǎng)絡(luò)在當(dāng)前頻率下的幅度響應(yīng)與相位響應(yīng)。表1所列為分別采用本掃頻儀和點(diǎn)頻測(cè)量法測(cè)得的數(shù)據(jù)以及相對(duì)誤差。

分析表1 中數(shù)據(jù)可知:掃頻儀測(cè)得數(shù)據(jù)相較點(diǎn)頻測(cè)量法所得數(shù)據(jù)在變化趨勢(shì)上完全吻合。就單一頻率對(duì)應(yīng)數(shù)據(jù)而言，絕對(duì)誤差與信源輸入信號(hào)比值基本在5%以內(nèi)。誤差較大的數(shù)據(jù)一般出現(xiàn)在系統(tǒng)頻率響應(yīng)變化較為劇烈的頻段。如何減小這些誤差有待于進(jìn)一步的實(shí)驗(yàn)研究。

表1 掃頻儀和點(diǎn)頻測(cè)量法測(cè)得數(shù)據(jù)及其對(duì)比

4 結(jié)語(yǔ)

最終成品如圖5所示。圖中測(cè)試對(duì)象為帶負(fù)載的帶阻網(wǎng)絡(luò)。使用同軸線可以有效減少信號(hào)在引出機(jī)箱后受到的外界干擾［8］，并且有一定的機(jī)械強(qiáng)度便于使用。當(dāng)然，該儀器仍有較多改進(jìn)空間，例如以人性化為目的的界面程序設(shè)計(jì)，減輕對(duì)儀器使用者的要求;整機(jī)仍有進(jìn)一步小型化的空間。

圖5 掃頻儀成品及實(shí)測(cè)結(jié)果

［1］李文杰.頻率特性測(cè)試儀系統(tǒng)的設(shè)計(jì)［D］.南京航空航天大學(xué)，2005年1 月.

［2］胡澤民，姚曉亮，楊林杰.基于MCU和FPGA 的波特儀的設(shè)計(jì)［J］.電子測(cè)試，2008(7):55－60.

［3］張春水，張佳培.基于單片機(jī)和FPGA 的頻率特性測(cè)試儀［J］.電子設(shè)計(jì)工程，2009(1):63－65.

［4］劉蘭坤，潘明海.DDS 的雜散分析及降低雜散的方法［J］.電子器件，2007，30(2):572－578.

［5］朱磊.DDS 芯片AD9852 的應(yīng)用問(wèn)題分析［J］.電子器件，2008，31(4):1141－1143.

［6］王小利.寬帶直流放大器系統(tǒng)設(shè)計(jì)［J］.電子器件，2010，33(3):392－394.

［7］孟橋，董志芳，王瓊.信號(hào)與系統(tǒng)MATLAB 實(shí)踐［M］.北京:高等教育出版社，2008.

［8］雷威，張曉兵，王保平.電磁場(chǎng)理論及其應(yīng)用［M］.南京:東南大學(xué)出版社，2005.