李海富，熊本波，吳旭志

(長春大學 電子信息工程學院，長春 130022)

基于FPGA的LED全彩顯示屏控制系統(tǒng)設計

李海富，熊本波，吳旭志

(長春大學 電子信息工程學院，長春 130022)

系統(tǒng)對LED全彩屏掃描控制板做了一個全新的架構(gòu)設計，即采用C8051F340單片機+FPGA作為主控模塊實現(xiàn)逐點控制和全彩畫面顯示。運用單片機的靈活性和多功能性特點，完成了顯示屏內(nèi)溫濕度采集、供電電壓監(jiān)測、屏外環(huán)境亮度監(jiān)測、與上位機通信和對FPGA的配置和控制。FPGA作為高速器件完成顯示數(shù)據(jù)收發(fā)和掃描。采用恒流驅(qū)動芯片MBI5036實現(xiàn)LED恒流驅(qū)動。

C8051F340;FPGA;全彩顯示;逐點控制;高速傳輸

0 引言

LED顯示屏最早出現(xiàn)在1970年代，隨著電子工業(yè)技術(shù)的發(fā)展和人民生活水平的提高，LED顯示屏已被用到交通信息引導、廣告?zhèn)鞑?、建筑裝飾、舞臺背景、廣場大屏幕等方面。LED顯示屏也從簡單的文字信息屏發(fā)展到高清全彩的視頻播放顯示屏，可以直接接收DVI、VGA和有線電視視頻信號。全彩LED顯示屏作為節(jié)能產(chǎn)品一直存在成本高，自我監(jiān)測能力弱，亮度不均勻的缺點。本論文就這些方面提出解決方案。

1 關(guān)鍵器件選擇和總體結(jié)構(gòu)設計

1.1 器件選擇

1.1.1 CPU 選擇

由于CPU要完成與上位機通信，進行溫濕度、電壓、亮度采集，對FPGA進行配置和控制。因此要求選用的單片機有AD模塊，串行通信、I2C、和多路I/O。因此本系統(tǒng)選用C8051F340，C8051F340有一個10位ADC模塊，ADC模塊17個外部輸入，64KB的閃存，一個I2C，40個I/O，最高總線時鐘達48MHz，同時它的I/O為多功能復用管腳，有交叉開關(guān)可以靈活配置個個模塊接口。

1.1.2 FPGA配置程序存儲器選擇

FPGA選擇工作在被動狀態(tài)，為了節(jié)省成本和充分利用單片機資源，由單片機配置FPGA，因此要一個穩(wěn)定可靠的存儲器存儲FPGA配置程序。為此選擇存儲芯片M25P80，M25P80為SPI串行Flash存儲器，容量為64Kbit具有先進的寫保衛(wèi)機制。M25P80在配置程序下裝后寫保護，可保證FPGA每次上電被正確配置。

1.1.3 FPGA 選擇

FPGA選用Altera公司Cyclone系列EP1C3T144。EP1C3T144有2910個邏輯門、13K RAM、1個鎖相環(huán)、104個用戶I/O。

EP1C3T144為低端系列FPGA，因為與單片機配合工作，因此完全能滿足要求。一個EP1C3T144可掃描多達12個LED顯示模塊。外接25MHz時鐘電路通過鎖相環(huán)即可為FPGA提供100MHz以上的工作頻率，足夠滿足顯示數(shù)據(jù)接收、讀寫外擴存儲器、掃描LED顯示模塊。13K RAM作為各種數(shù)據(jù)輸入輸出的緩沖區(qū)。

1.1.4 LED 驅(qū)動芯片選擇

目前市場上顯示屏存在亮度不均，色彩不穩(wěn)定往往是由于驅(qū)動芯片不能恒流驅(qū)動造成的，在本系統(tǒng)中選用MBI5036作為驅(qū)動芯片。MBI5036恒流輸出范圍值:3～60mA，電流輸出極為精確，通道間一般差異值:＜±1.5%，芯片間一般差異值:＜±3%，因此可以改善顯示屏的這種缺點。同時MBI5036可以具有線路開路及線路短路偵測能力，為顯示屏的保護維修提供方便。

1.2 總體結(jié)構(gòu)設計

本系統(tǒng)電路分為兩部分:掃描控制板和LED顯示屏。掃描控制板主要分為兩塊即單片機系統(tǒng)和FPGA系統(tǒng)。單片機系統(tǒng)將溫濕度、環(huán)境亮度、供電電壓信號采集換算后傳送給上位機，同時接收上位機指令控制FPGA工作。FPGA通過網(wǎng)絡接收顯示數(shù)據(jù)存入SRAM，并按顯示模塊布線規(guī)則將數(shù)據(jù)掃描出去。掃描控制板系統(tǒng)結(jié)構(gòu)如圖1。

圖1 掃描控制板系統(tǒng)結(jié)構(gòu)圖

2 系統(tǒng)電路硬件設計

2.1 單片機系統(tǒng)電路設計

單片機系統(tǒng)電路處理器為C8051F340，復位芯片用TCM809SENB713，當供電電壓低于1.8V是便會輸出低電平復位單片機。溫濕度傳感器、光電池傳回的電壓和供電電壓通過放大器LM358進行放大射隨后送入單片機。RS485電平轉(zhuǎn)換選用SN65HVD3082ED，這樣可以省去隔離電源。SN65HVD3082ED的RO、DI接到單片機的RX、TX上，RE接到單片機I/O上使能RS485發(fā)送。24C04用來存儲控制數(shù)據(jù)和顯示屏大小等。SDA、SCL接到單片機I2C接口上，以便直接用單片機I2C總線讀寫24C04。FPGA配置程序存儲器M25P80接到單片機SPI接口上。

2.2 FPGA系統(tǒng)電路設計

FPGA系統(tǒng)電路主要有網(wǎng)絡接口、外擴SRAM、掃描驅(qū)動接口等。在鎖相環(huán)輸入接口上接25MHz有源晶振為FPGA提供時鐘源。網(wǎng)絡接口采用網(wǎng)絡收發(fā)器VT6013，VT6013收發(fā)數(shù)據(jù)速度可達100M bps速率。數(shù)據(jù)接口為TTL電平，直接接到FPGA的I/O口上。在收發(fā)器與接口間采用網(wǎng)絡隔離變壓器11F－05NL。用SLVU2.8－4防護靜電放電(ESD)，閃電。它可滿足單向路線的要求，以及雙向要求無論是在一個共同的模式或差分模式配置。一幅畫面的顯示數(shù)據(jù)很多，EP1C3T144內(nèi)部沒有足夠的RAM空間存儲數(shù)據(jù)，因此要外擴SRAM存儲顯示數(shù)據(jù)。在此外擴SRAM采用IS63LV1024，將IS63LV1024的數(shù)據(jù)總線DATA、地址總線ADDR、讀寫和控制信號接到FPGA的I/O口上，由FPGA硬件產(chǎn)生控制信號讀寫數(shù)據(jù)。在FPGA掃描數(shù)據(jù)輸出接口上加驅(qū)動器74HC244更大驅(qū)動能力和距離。

2.3 LED驅(qū)動電路設計

LED顯示模塊大小為16*16像素，LED驅(qū)動芯片為MBI5036，驅(qū)動芯片分為三組，驅(qū)動燈的顏色順序為藍綠紅。每組由16個驅(qū)動芯片，數(shù)據(jù)線Do0送入Din，然后從UB0的Dout到UB1的Din，依次連接，最后從UR15的Dout輸出接到接口的Di0，這樣由FPGA的兩個I/O口就可以完成一個顯示模塊數(shù)據(jù)掃描和錯誤偵測。驅(qū)動芯片上的數(shù)據(jù)控制端LE和輸出鎖存器使能端OE分別接到FPGA的LE0和OE0上FPGA的統(tǒng)一使能輸出。MBI5036的R－RXT引腳上接1%的電阻選擇芯片最大驅(qū)動電流。

3 系統(tǒng)軟件設計

3.1 單片機系統(tǒng)軟件設計

單片機由定時器2作為定時控制進行亮度、溫濕度、供電電壓采集，其它時間單片機不停的查詢串口數(shù)據(jù)緩存區(qū)，如串口數(shù)據(jù)緩存區(qū)有新數(shù)據(jù)，則根據(jù)協(xié)議處理。定時器2定時中斷時間為1mS。定時到1S時采集亮度、1.1S采集溫度、1.2S采集濕度、1.2采集電壓。每次采集的數(shù)據(jù)都做平均后存入buffer。串行數(shù)據(jù)接收，每次查詢串口時，單片機先從串口接收環(huán)形緩沖區(qū)讀數(shù)據(jù)。根據(jù)協(xié)議判斷是否為協(xié)議內(nèi)的數(shù)據(jù)，是則存入串口數(shù)據(jù)緩存區(qū)，每次接收到貞尾后對數(shù)據(jù)進行處理。程序流程圖如圖2所示。數(shù)據(jù)協(xié)議:

貞頭:0x02(一個字節(jié));

地址:0x01(一個字節(jié));

命令:0x00(一個字節(jié));

數(shù)據(jù):0x04，0x05……(小于1000個字節(jié));

校驗:0x33，0x33(兩個字節(jié)CRC校驗);

貞尾:0x03(一個字節(jié))。

3.2 FPGA硬件設計

FPGA中各個模塊是并行工作的，每個信號好的傳輸和狀態(tài)的轉(zhuǎn)變都由時鐘的上升沿或下降沿啟動。

FPGA接收RGB數(shù)據(jù)，由時鐘控制FPGA不斷的讀網(wǎng)絡接口芯片數(shù)據(jù)到接收緩沖區(qū)(FIFO)。如果緩沖區(qū)數(shù)據(jù)不為零，則對數(shù)據(jù)進行判斷，是自己的數(shù)據(jù)送入SRAM輸入緩沖區(qū)，不是則送入網(wǎng)絡發(fā)送緩沖區(qū)轉(zhuǎn)發(fā)數(shù)據(jù)。

RGB數(shù)據(jù)存儲，F(xiàn)PGA跟據(jù)IS63LV1024寫時序?qū)?shù)據(jù)存入IS63LV1024。

4 結(jié)語

本系統(tǒng)主要完成了LED顯示屏底層的掃描和驅(qū)動系統(tǒng)設計，如果使其產(chǎn)品化可形成一套完整的顯示屏系統(tǒng)。因其有低成本優(yōu)勢和高性能在市場一定會有競爭力，同時也可滿足人民生活的高要求。

圖2 單片機軟件流程圖

［1］ 王誠，吳繼華.Altera FPGA/CPLD設計(基礎(chǔ)篇)［M］.北京:人民郵電出版社，2005.

［2］ 張慶玲，楊勇.FPGA原理與實踐［M］.北京:北京航空航天大學出版社，2006.

［3］ 林志賢，薛紅，郭太良.一種大屏幕彩色 FED顯示系統(tǒng)的研制［J］.電視技術(shù)，2006(6):12.

［4］ 施齊云.一種 LED漢字信息動態(tài)顯示可控系統(tǒng)的設計［J］.信息技術(shù)，2002(12):47－49.

［5］ 趙雅興.FPGA原理、設計與應用［M］.天津:天津大學出版社，2000.

A design of LED full color display screen control system based on FPGA

LI Hai-fu，XIONG Ben-bo，WU Xu-zhi

(College of Electronic Information Engineering，Changchun University，Changchun 130022，China)

This system designs a new architecture for LED full color scanning controller board by using C8051F340 MCU+FPGA module as the main control module to implement point-to-point control and full color screen display.It completes the acquisition of temperature and humidity within the display screen，power supply voltage monitoring，environmental luminosity monitoring outside the screen，the communication with upper computer and the FPGA configuration and control by using the flexibility and versatility of MCU.FPGA，as a high-speed device，is used to deal with data receiving and scanning，and constant current driver chip MBI5036IC is used to achieve LED constant drive.

C8051F340;FPGA;full color display;point-to-point control;high-speed transmission

TP338.7

A

1009－3907(2011)06－0001－03

2011-03-25

李海富(1964-)，男，吉林長春人，副教授，碩士，主要從事嵌入式及智能控制方向的研究。

責任編輯:吳旭云