李 姮，張 濤

(1.賀州學(xué)院 物理與電子信息工程系，廣西 賀州 542899;2.廣西師范大學(xué) 物理與電子工程學(xué)院，廣西 桂林 541004)

EDA技術(shù)在數(shù)字電路教學(xué)中的應(yīng)用

李 姮1，張 濤2

(1.賀州學(xué)院 物理與電子信息工程系，廣西 賀州 542899;2.廣西師范大學(xué) 物理與電子工程學(xué)院，廣西 桂林 541004)

針對(duì)目前數(shù)字電路教學(xué)中芯片的類型和應(yīng)用越來越多，提出一種采用EDA技術(shù)的數(shù)字電路課程教學(xué)改革，通過在課堂上利用EDA技術(shù)對(duì)芯片的功能和連接的電路進(jìn)行仿真和分析，豐富數(shù)電教學(xué)內(nèi)容，改善教學(xué)手段，增強(qiáng)學(xué)生對(duì)芯片知識(shí)的理解，促進(jìn)學(xué)生分析能力、電路設(shè)計(jì)能力等綜合應(yīng)用能力的提高。

數(shù)電技術(shù);教學(xué)改革;EDA;Quartus II

數(shù)字電路是理工科電類專業(yè)、計(jì)算機(jī)專業(yè)的專業(yè)基礎(chǔ)課，也是一門實(shí)踐性很強(qiáng)的課程。在數(shù)字電路的教學(xué)中，傳統(tǒng)的教學(xué)方法往往讓學(xué)生覺得抽象，不能夠很好地理解集成芯片的功能、應(yīng)用等。在傳統(tǒng)教學(xué)中融入 EDA技術(shù)，利用 EDA的設(shè)計(jì)軟件QuartusⅡ?qū)﹄娐愤M(jìn)行設(shè)計(jì)、仿真等，既能加強(qiáng)學(xué)生對(duì)理論知識(shí)的理解，提高學(xué)生的學(xué)習(xí)興趣，又可以較好的體現(xiàn)數(shù)字電路課程的實(shí)踐性特點(diǎn)。

1 QuartusⅡ

EDA技術(shù)就是以計(jì)算機(jī)為工具，在Max+plusⅡ、QuartusⅡ等軟件平臺(tái)上，用VHDL或者Verilog HDL這些硬件描述語言完成程序設(shè)計(jì)，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、綜合、優(yōu)化、布局、布線和仿真等工作的電子設(shè)計(jì)自動(dòng)化技術(shù)［1］83－84。EDA常用的軟件有 Multisim、Max+plusⅡ、QuartusⅡ等。由于 Altera公司第四代開發(fā)軟件QuartusⅡ編譯時(shí)間短，相比其他的EDA軟件具有相當(dāng)好的效能優(yōu)勢(shì)，功能強(qiáng)大，使用便捷等［2］1，因此在數(shù)電的教學(xué)中采用QuartusⅡ9.0軟件對(duì)電路進(jìn)行設(shè)計(jì)、仿真，并以Verilog HDL硬件描述語言進(jìn)行程序的設(shè)計(jì)。使用Quartus II軟件進(jìn)行基本工程的設(shè)計(jì)步驟:建工程—工程設(shè)計(jì)—編譯—仿真驗(yàn)證—編程下載。建工程要注意工程頂層實(shí)體名與設(shè)計(jì)的模塊名要保持一致。工程設(shè)計(jì)可采用原理圖形式或是硬件描述語言形式，原理圖形式可以較靈活實(shí)現(xiàn)簡(jiǎn)單或復(fù)雜數(shù)字電路的設(shè)計(jì)，而且使用Verilog HDL硬件描述語音進(jìn)行編程，程序邏輯性強(qiáng)且具有簡(jiǎn)單易學(xué)易讀的特點(diǎn);硬件描述語言形式較適合進(jìn)行簡(jiǎn)單數(shù)字電路的設(shè)計(jì)，如要進(jìn)行復(fù)雜電路設(shè)計(jì)，可以調(diào)用宏模塊，使用以上兩種方法的混合編輯法來進(jìn)行設(shè)計(jì)［2］69。

2 QuartusⅡ9.0在數(shù)電中的應(yīng)用

在軟件QuartusⅡ9.0平臺(tái)下，可以進(jìn)行數(shù)電課程中課堂電路設(shè)計(jì)、實(shí)驗(yàn)仿真、課程設(shè)計(jì)等教學(xué)環(huán)節(jié)，可以改善數(shù)電教學(xué)的教學(xué)手段，豐富課程教學(xué)的內(nèi)容。下文以設(shè)計(jì)n進(jìn)制的計(jì)數(shù)器為例，進(jìn)行利用QuartusⅡ9.0平臺(tái)輔助教學(xué)與傳統(tǒng)教學(xué)的比較。

教例一:利用74LS160芯片設(shè)計(jì)異步置零法的9進(jìn)制計(jì)數(shù)器

傳統(tǒng)的教學(xué)方法就是畫出74LS160芯片引腳圖及相應(yīng)的連接圖，然后直接告訴學(xué)生9進(jìn)制計(jì)數(shù)器的工作過程，分析如何實(shí)現(xiàn)異步置零。在這種教學(xué)形式下，學(xué)生被動(dòng)地接受知識(shí)，難以真正理解計(jì)數(shù)器芯片的工作過程，對(duì)異步置零等概念的理解也較模糊。

利用QuartusⅡ9.0平臺(tái)輔助教學(xué)的具體設(shè)計(jì)步驟為:在.bdf的工作窗口中構(gòu)建計(jì)數(shù)器原理圖，從原理圖編輯器元件庫(kù)中調(diào)入74LS160芯片和非門，給160芯片的輸入輸出引腳命名，并使用連線工具將74LS160芯片和非門進(jìn)行正確的連接就可繪制一張完整的9進(jìn)制計(jì)數(shù)器原理圖，如圖1所示。

計(jì)數(shù)器功能的驗(yàn)證，可采用仿真［2］45－46。在 File 菜單中選擇“New”命令后點(diǎn)擊Verification/Debugging Files，選擇其中的Vector Waveform File。雙擊Name的空白，點(diǎn)擊Node Finder選擇輸入輸出引腳，并設(shè)置輸入引腳的邏輯電平，即設(shè)置輸入信號(hào)波形。然后在Assignments菜單中點(diǎn)擊setting，進(jìn)行仿真對(duì)象及類型設(shè)置。再在Processing菜單中點(diǎn)擊Generate Functional Simulation Netlist，成功生成網(wǎng)表后，點(diǎn)擊同菜單下的start simulation得到計(jì)數(shù)器輸出信號(hào)仿真波形。仔細(xì)觀察仿真結(jié)果，如圖2所示，能很直觀的分析時(shí)鐘輸入端CLK以及計(jì)數(shù)輸出信號(hào)端QD，QC，QB，QA的仿真波形，可驗(yàn)證所設(shè)計(jì)的9進(jìn)制計(jì)數(shù)器的電路功能與設(shè)計(jì)目標(biāo)相符，學(xué)生也能夠從仿真和分析中直接了解計(jì)數(shù)器的電路功能，異步置零的概念。

教例二:利用74LS161和74LS151芯片設(shè)計(jì)序列脈沖發(fā)生器

傳統(tǒng)的教學(xué)方法，畫出由74LS160和74LS151芯片構(gòu)成的序列脈沖發(fā)生器原理圖，然后對(duì)序列脈沖發(fā)生器的工作原理進(jìn)行理論的分析，序列脈沖是如何循環(huán)與產(chǎn)生，學(xué)生難以清楚的理解。

使用QuartusⅡ9.0平臺(tái)輔助教學(xué)，將74LS161和74LS151芯片和非門進(jìn)行正確的連接即可得到相應(yīng)序列脈沖發(fā)生器原理圖，如圖3所示。令D0=1，D1=1，D2=1，D3=0，D4=1，D5=0，D6=0，D7=0，便可在74LS 151芯片的Y端得到不斷循環(huán)的序列信號(hào)11101000。改變151芯片D0－D7八個(gè)輸入信號(hào)，就能得到不同的序列脈沖。

在此原理圖的基礎(chǔ)上進(jìn)行編譯，仿真，就能得到如圖4所示仿真圖。在教學(xué)時(shí)，利用這個(gè)仿真的時(shí)序圖，并結(jié)合圖3，學(xué)生就能在感性認(rèn)識(shí)的基礎(chǔ)上，深入淺出地理解序列脈沖發(fā)生器的工作原理及計(jì)數(shù)器和數(shù)據(jù)選擇器芯片功能，也能加深學(xué)生對(duì)芯片功能的印象。

3結(jié) 論

在數(shù)字電路教學(xué)中引入EDA技術(shù)，將傳統(tǒng)教學(xué)中較難實(shí)現(xiàn)的電路硬件設(shè)計(jì)，轉(zhuǎn)換為軟件設(shè)計(jì)，簡(jiǎn)化了設(shè)計(jì)工作［3］95－96，并且將設(shè)計(jì)、編程、作圖與仿真相結(jié)合，可豐富數(shù)字電路的教學(xué)內(nèi)容，改善教學(xué)手段，增強(qiáng)學(xué)生對(duì)數(shù)字電路知識(shí)如集成芯片各引腳功能的理解，提高學(xué)生的電路邏輯分析能力、電路設(shè)計(jì)能力，提高學(xué)生的學(xué)習(xí)數(shù)電的興趣。

［1］陳立靜.EDA技術(shù)在數(shù)字電路教學(xué)中的應(yīng)用［J］.中國(guó)電力教育，2009(3).

［2］周潤(rùn)景，蘇良碧.基于Quartus II的數(shù)字系統(tǒng)Verilog HDL設(shè)計(jì)實(shí)例詳解［M］.北京:電子工業(yè)出版社，2010.

［3］徐運(yùn)武.EDA技術(shù)在現(xiàn)代數(shù)字電子技術(shù)中的應(yīng)用［J］.自動(dòng)化技術(shù)與應(yīng)用，2010(12).

The Application of EDA in The Digital Circuit Teaching

LI Heng1，ZHANGTao2
(1.Department of Physics and Electronics Hezhou University，Hezhou Guangxi 542899;
2.College of Physics and Electronics Guangxi Normal University，Guilin Guangxi 541004)

Recently more types of clip are used in Digital Circuit Teaching，so the author proposes that EDA Technology teaching reform of Digital Circuit should be adopted.With EDA Technology，simulate and analyze the functions of chips and chip circuit in classroom teaching，which enriches teaching contents，improves teaching means，strengthens students’understanding on chip，analysis ability，circuit design capability and comprehensive application ability etc.

digital circuit technology;teaching reform;EDA technology;QuartusⅡ

G420

A

1673－8861(2012)01－0143－02

2011－07－04

李?yuàn)?1979－)女，壯族，廣西鹿寨人，賀州學(xué)院物理與電子工程系助教，在讀碩士生。主要研究方向:信號(hào)與信息。