中州大學(xué)工程技術(shù)學(xué)院 時(shí) 偉 黃傳金

1.引言

在實(shí)際應(yīng)用電路設(shè)計(jì)中，壓控振蕩器VCO（Voltage Controlled Oscillator）通常是系統(tǒng)的關(guān)鍵功能單元電路，廣泛應(yīng)用于高噪聲環(huán)境中的FM頻率調(diào)制電路，頻率合成器及鎖相環(huán)電路。

本文介紹了一種基于在系統(tǒng)可編程模擬芯片ispPAC20的單片集成VCO的設(shè)計(jì)方法。將傳統(tǒng)分立元件構(gòu)成的模擬電路以高集成度的精密模擬電路設(shè)計(jì)集成于單塊芯片上，取代了由若干分立元件或傳統(tǒng)ASIC芯片所能實(shí)現(xiàn)的功能，具有開(kāi)發(fā)速度快，成本低，可靠性高與保密型強(qiáng)的特點(diǎn)。ispPAC20（in-system Programmable Analog Circuit）是美國(guó)Lattice半導(dǎo)體公司推出的可編程產(chǎn)品，該芯片具有在系統(tǒng)可編程技術(shù)的優(yōu)勢(shì)和特點(diǎn)，電路設(shè)計(jì)人員可通過(guò)開(kāi)發(fā)軟件在計(jì)算機(jī)上快速、便捷地進(jìn)行模擬電路設(shè)計(jì)與修改，對(duì)電路的特性可進(jìn)行仿真分析，然后用編程電纜將設(shè)計(jì)方案下載到芯片當(dāng)中。同時(shí)還可以對(duì)已經(jīng)裝配在印刷線路板上的ispPAC20芯片進(jìn)行校驗(yàn)、修改或者重新設(shè)計(jì)。其開(kāi)發(fā)軟件為PAC Designer。

2.ispPAC20的芯片結(jié)構(gòu)

ispPAC20芯片由兩個(gè)基本單元電路PAC塊、兩個(gè)比較器、一個(gè)8位的D/A轉(zhuǎn)換器、配置存儲(chǔ)器、參考電壓、自校正單元、模擬布線池和ISP接口等單元電路組成，其芯片內(nèi)部結(jié)構(gòu)如圖1所示。

其中，兩個(gè)比較器CP1和CP2為可編程差分輸入形式，當(dāng)同相輸入電壓相對(duì)反向輸入電壓為正時(shí)，比較器的輸出為高電平，反之為低電平。比較器CP1的輸出可編程為直接輸出或以PC為時(shí)鐘的寄存器輸出兩種模式，且CP1和CP2的輸出端CP1OUT和CP2OUT可通過(guò)窗口控制在WINDOW端輸出信號(hào)，窗口控制可編程為異或操作（XOR）模式或觸發(fā)器操作（Flip-Flop）模式。

圖1 ispPAC20內(nèi)部結(jié)構(gòu)

PACblock1由兩個(gè)儀用放大器IA1和IA2、一個(gè)輸出放大器OA1、反饋電阻和電容構(gòu)成差分輸入和輸出的基本單元電路。其中，儀用放大器IA1的輸入端連接一個(gè)端口選擇器，并通過(guò)芯片外部引腳MSEL來(lái)控制；當(dāng)MSEL分別為0和1時(shí)，端口a和b分別連接至IA1的輸入端。IA1和IA2的整數(shù)增益調(diào)范圍在-10～+10之間，電路輸入阻抗為109，共模抑制比為69dB。輸出放大器OA1中的反饋電阻RF可以編程為連通或斷開(kāi)狀態(tài)，電容C有128種值供編程選擇。芯片中各基本單元通過(guò)模擬布線池實(shí)現(xiàn)互聯(lián)，以組成復(fù)雜模擬電路。

PACblock2與PACblock1的內(nèi)部結(jié)構(gòu)基本相同，但I(xiàn)A4本身可編程的負(fù)整數(shù)增益取值區(qū)間為[-10，-1]，同時(shí)對(duì)IA4設(shè)有極性控制端（Polarity Control）以控制其增益選擇。極性控制端可被編程為四種工作模式：固定模式、PC外接模式、觸發(fā)器模式和CP1OUT連接模式，控制方式如下：

（1）固定模式：IA4增益范圍為[-10，-1]；

（2）PC外接模式：通過(guò)芯片外部引腳PC來(lái)控制增益范圍，PC=1對(duì)應(yīng)[-10，-1]，PC=0對(duì)應(yīng)[1，10]；

（3）觸發(fā)器模式：需同時(shí)編程比較器窗口輸出控制端為觸發(fā)器模式，極性控制端通過(guò)內(nèi)部通道連接至WINDOW端口，以控制IA4增益范圍；

（4）CP1OUT連接模式：極性控制端通過(guò)內(nèi)部通道連接至CP1OUT端口，以控制IA4增益范圍。

圖2 壓控振蕩器的實(shí)現(xiàn)電路

圖3 VCO對(duì)應(yīng)電路波形

圖4 單端輸入接口電路

DAC單元是一個(gè)8位電壓輸出的數(shù)字模擬轉(zhuǎn)換器。接口方式可自由選擇為8位并行方式、串行JTAG尋址方式、串行SPI尋址方式。在串行方式中，數(shù)據(jù)的總長(zhǎng)度為8為，D0為數(shù)據(jù)的首位，D7處于數(shù)據(jù)的末位。DAC的輸出是完全差分形式，可以與芯片內(nèi)部的比較器或儀用放大器相連，也可以直接輸出。用戶可通過(guò)查詢芯片說(shuō)明的編碼數(shù)據(jù)進(jìn)行編程。

另外，配置存儲(chǔ)器用于存放編程數(shù)據(jù)，參考電壓和自校正模塊完成電壓分配和校正功能。

3.壓控振蕩器電路的實(shí)現(xiàn)

以ispPAC20芯片構(gòu)成單片集成壓控振蕩器的電路內(nèi)部連接，如圖2所示。在PACblock2中，IA4的輸入、增益和PC端分別編程至IN2、-1和觸發(fā)器模式，反饋電阻編程為開(kāi)路，以構(gòu)成積分電路；比較器CP1和CP2連接為窗口比較器，閾值控制由可編程的DAC單元或參考電壓提供，WINDOW輸出端和CP1的輸出分別編程為觸發(fā)器模式和直接輸出模式；按照這種方式編程后，WINDOW輸出端將自動(dòng)地通過(guò)內(nèi)部通道連接至IA4的極性控制端。

電路工作時(shí)，輸入電壓連接至IN2，周期性方波信號(hào)在WINDOW端輸出，其工作原理為：當(dāng)極性控制端PC=0時(shí)，IA4的增益為正值，積分器進(jìn)行正向積分運(yùn)算，OA2的輸出電壓Vout2開(kāi)始線性上升，當(dāng)Vout2的值超過(guò)窗口比較器的上限閾值電壓1.5V時(shí)，CP1輸出高電平，CP2輸出低電平，使輸出端觸發(fā)器置位操作，WINDOW端輸出1；通過(guò)內(nèi)部通道反饋，使得PC=1，從而IA4的增益變?yōu)樨?fù)值，使積分器開(kāi)始反向積分，OA2的輸出電壓開(kāi)始下降，當(dāng)Vout2的值小于下限閾值電壓-1.5V時(shí)，使觸發(fā)器復(fù)位操作，WINDOW端輸出0，積分器再次開(kāi)始正向積分。如此反復(fù)，WINDOW端的狀態(tài)不斷翻轉(zhuǎn)，輸出方波電壓，同時(shí)在OA2端輸出三角波電壓Vout2。對(duì)應(yīng)波形如圖3所示。

4.單端輸入接口電路設(shè)計(jì)

許多應(yīng)用電路系統(tǒng)中通常采用單端接入的方式，而ispPAC20的輸入采用全差分的形式，為了能與其他單端電路互聯(lián)，下面設(shè)計(jì)了單端輸入時(shí)對(duì)應(yīng)的接口電路，如圖4所示。選擇外接電阻R1和R4為100K，R3和R4為150K，則可以將單端輸入信號(hào)0至5V電壓轉(zhuǎn)換為差分輸入0至+3V電壓以驅(qū)動(dòng)VCO工作。單端輸入時(shí)，0V電壓對(duì)應(yīng)最低頻率，5V對(duì)應(yīng)最高工作頻率。

5.實(shí)驗(yàn)分析

對(duì)目標(biāo)芯片ispPAC20的編程可通過(guò)工具PAC Designer實(shí)現(xiàn)，實(shí)驗(yàn)數(shù)據(jù)表明，在差分輸入電壓取值于（0V，+3V]的范圍內(nèi)，電路振蕩頻率的范圍為[1kHz，30kHz]，振蕩頻率與控制電壓能保持良好的線性關(guān)系，保持較高的精度。

影響該壓控振蕩器頻率范圍的因素主要有比較器閾值電壓、積分電容和放大器增益。低頻端拓展，可通過(guò)增加比較器閾值電壓來(lái)實(shí)現(xiàn)；通過(guò)減小積分電容和增加放大器增益可縮短積分時(shí)間，從而實(shí)現(xiàn)高頻端拓展。

6.結(jié)束語(yǔ)

本文介紹了一種基于在系統(tǒng)可編程模擬芯片ispPAC20的單片集成壓控振蕩器的設(shè)計(jì)方法，具有開(kāi)發(fā)速度快、可靠性高、靈活性高等優(yōu)點(diǎn)，同時(shí)給出了單端輸入接口電路的設(shè)計(jì)方法。實(shí)驗(yàn)數(shù)據(jù)表明，該設(shè)計(jì)電路能正常工作，具有良好的線性度，在中低頻范圍內(nèi)有靈活廣泛的應(yīng)用和參考價(jià)值。

[1]陳恒.在系統(tǒng)可編程模擬電路ispPAC[J].電子與自動(dòng)化,2000,2:1-2.

[2]華成英.在系統(tǒng)可編程模擬器件簡(jiǎn)介[J].電氣電子教學(xué)學(xué)報(bào),2001,23(5):1-2.

[3]Lattice Semiconductor Co.ispPAC handbook[CD].Version 1.1,1999.