周國娟，金紅莉，蘇福根

（1.北京經濟管理職業(yè)學院 北京 102602；2.北京郵電大學 世紀學院，北京 102613）

運動控制即通過電機驅動的執(zhí)行機構對電機的轉速、轉矩以及轉角等加以控制，以使執(zhí)行機構按照預定軌跡運動。運動控制技術是機器人、數控機床和生產加工自動化等領域的關鍵技術，是一門融電子、計算機、控制和傳感器等多學科于一身的交叉技術。運動控制技術發(fā)展水平的高低標志著一個國家工業(yè)現(xiàn)代化水平的高低。運動控制技術在我國的發(fā)展大致經歷了基于大規(guī)模集成電路、基于單片微處理器、基于專用集成電路 ASIC（Application Specific Integrated Circuit）以及基于數字信號處理器（DSP）芯片幾個階段。筆者介紹一種基于DSP和現(xiàn)場可編程門陣列（FPGA）的運動控制器，該控制器充分發(fā)揮了DSP運算速度快、兼容性好的優(yōu)勢，也利用了FPGA的高速并行處理的能力，具有信息處理能力強、模塊化程度高、編程容易、運動控制精度高等優(yōu)點。

1 整體方案介紹

文中設計的運動控制系統(tǒng)基于TI公司的DSP芯片TMS320F2812和ALTERA公司的FPGA芯片EP2C8Q208C。在本控制器中，DSP因為有著強大的信號處理能力和很高的運算速度，主要用來完成多自由度靜態(tài)運動軌跡的計算或者運動軌跡的動態(tài)規(guī)劃以及運動控制算法的實現(xiàn)。同時，DSP還可以通過PCI總線和PC機通信，以獲取控制參數。FPGA因為有著豐富的內部資源，高效的底層數據計算處理能力，且可以實現(xiàn)并行操作，因此用FPGA實現(xiàn)與各傳感器和電機驅動器的接口，以及模擬各種專用電路或芯片，如模擬QEP編碼采樣電路對編碼器信號進行解碼計數，或者實現(xiàn)步進電機的脈沖發(fā)生等。此外，F(xiàn)PGA內部有著豐富的RAM資源，可以用來存儲需要實時處理的大量數據資源。

一般的運動控制器多用來通過電機驅動器驅動步進電機、直流或交流電機等原動機，所以需要有相應的脈沖信號輸出和模擬量信號輸出功能，其中脈沖信號輸出可以由FPGA在DSP的指令下，輸出PWM波，也可以由TMS320F 2812自帶的12路PWM專用發(fā)生電路發(fā)出；模擬信號則由掛在FPGA上的D/A芯片在發(fā)出。為了采集系統(tǒng)中傳感器的反饋和控制信號，控制器還應該具有采集編碼器的差分編碼信號、以及進行A/D采樣的功能，這些接口和底層數據的處理都由FPGA實現(xiàn)，F(xiàn)PGA只把包含位姿信息的最終結果發(fā)送給DSP進行相應的處理。

此外，該控制器還應該包含有大量普通的輸入輸出端口，用來控制繼電器或者采集行程開關等開關量的輸入信號或者用來控制電機轉向，電磁閥開關等。圖1為系統(tǒng)總體框圖。

圖1 系統(tǒng)總體框圖Fig.1 System block diagram

2 具體模塊設計

2.1 DSP模塊設計

TMS320F2812是一塊專門用于電機運動控制的高性能的數字信號處理芯片，其內部具有一個32位的硬件乘法器，可以在一個周期內完成兩個32位數據的乘法，對于乘除法的計算效率遠高于其他普通單片機。其核心電壓僅為1.8 V，I/O口輸入輸出標準電壓3.3 V，功耗很低。通過倍頻技術主頻最高可達150 MHz，且片內含有128 K×16 b的片內FLASH供編程使用。

DSP的重要功能之一是與上位機進行通訊，接收上位機的運動軌跡數據及其他指令，并將傳感器的信號值反饋給上位機。DSP與上位機通訊可以根據需要選擇串口通訊方式、CAN總線通訊方式、PCI總線通訊方式等多種方式。其中以PCI總線方式的抗干擾能力最強，速度最快。TMS320F2812芯片自帶有CAN總線模塊，只需要配置響應的CAN總線收發(fā)器即可實現(xiàn)通訊。在本設計中，DSP通過以太網控制器RTL8019AS與上位機通訊。RTL8019AS包含一個16 kB的SDRAM，DSP可將其視為自己的外部存儲器，對其進行相應的讀寫就完成了與上位機的數據交換。

直流伺服電機的驅動多要求帶有死區(qū)的占空比可調的PWM信號，TMS320F2812內部有兩個事件管理器，可以直接控制輸出12路PWM信號。用戶可通過設定PWM控制寄存器來設定PWM波的產生模式、占空比及死區(qū)時間。與傳統(tǒng)的用定時器中斷來產生PWM波的方式相比，通過事件管理器定時器硬件來產生PWM波不僅大大降低了編程的復雜性，也解放了寶貴的CPU資源，大幅度提升了該芯片應用于電機控制時的性能。

通常情況下，運動控制系統(tǒng)需要完成位置環(huán)與速度環(huán)的雙閉環(huán)控制，進行實時的PID計算與調節(jié)，還需要根據上位機的參數實時規(guī)劃運動路徑、速度等。這些任務自然都是交給擁有強大計算處理能力的DSP來完成的，而完成這些任務需要大量的程序存儲空間和數據存儲空間，盡管TMS320F2812內部含有 18 K×16 b的 SARAM以及 128 K×16 b的FLASH，但依然顯得過小，因此為了提升系統(tǒng)性能，充分發(fā)揮DSP的優(yōu)勢，本系統(tǒng)為DSP外擴了128 K×16 b的RAM和512 K×16 b的FLASH。

2.2 FPGA模塊設計

與DSP相比，F(xiàn)PGA在大數據量的底層數據并行處理上有明顯優(yōu)勢，且實時性好，而DSP的優(yōu)勢主要體現(xiàn)在復雜算法和浮點數運算上[1]。FPGA內部邏輯單元可以自由編程，使用非常靈活，可以編程模擬各種專用信號處理芯片，以及進行信號采集后數據的初步處理。例如，可以用FPGA模擬DSP的QEP正交編碼電路，同時對多個編碼器的輸出脈沖進行計數，并通過編碼器的返回值計算當前的姿態(tài)和位置，只在規(guī)定的時間將當前的姿態(tài)和位置信息反饋給DSP，從而大幅度的減少了DSP處理底層數據的工作量。

FPGA主要用來實現(xiàn)運動控制器的各種接口，以擴展DSP的普通I/O口數量，并對采集的信號進行初步的處理。在本系統(tǒng)中，F(xiàn)PGA負責對編碼器的反饋信號進行采集分析，控制A/D轉換器對模擬量輸出的傳感器進行信號采集，并將計算出的位姿信息傳輸給DSP。接受DSP的信號，輸出相應的開關量或者控制相應的D/A轉換器輸出模擬量電壓值。FPGA的選用應考慮邏輯單元的數量、I/O口的數量是否夠用，與DSP的接口是否容易等，同時應該考慮開發(fā)成本，不能一味的追求邏輯單元多、I/O口數量多的型號而造成浪費?？紤]本設計中的應用，選用Altera公司的CycloneⅡ系列的EP2C8Q208C8芯片。該芯片有138個I/O口和8256個邏輯單元，且I/O口電平與所選DSP芯片兼容，均為3.3 V，鏈接方便。該FPGA內核采用1.2 V供電，具有低功耗的特點。

2.3 PCI總線模塊設計

DSP通過以太網控制器RTL8019AS與上位機相連，RTL8019AS除了含有通訊內核外還含有16 kB的SDRAM，它和主機的接口有跳線模式、PnP模式和RT模式，接口復合Ethernet2和IEEE802.3標準。在本設計中，為了便于DSP的應用，采用跳線的模式。連接時，DSP的16位數據總線與RTL8019AS的數據總線直接相連即可。RTL8019AS的片內寄存器是通過其映射I/O口進行訪問的，實際連接時，如圖2所示，只需將SA0～SA9與DSP地址線相連，而SA10～SA19可直接接低電平[2]。

圖2 RTL8019AS與DSP接口Fig.2 Interface between RTL8019AS and DSP

RTL8019AS可以使用雙絞線作為傳輸介質，為了消除因電路數字特性導致的高次諧波，可通過20F001N雙絞線驅動器發(fā)送信號，20F001N為耦合隔離變壓器模塊。RTL8019AS與20F001N的連接如圖2所示。

2.4 DSP與FPGA接口設計

DSP與FPGA的接口有很多種實現(xiàn)方式，為了實現(xiàn)高速的數據交換，保障DSP與FPGA通訊的實時性，可以在FPGA內部模擬一個雙口的RAM，這樣DSP只需要將FPGA作為自己的一個外部存儲器，在相應的外部地址內進行數據的讀寫，就可以實現(xiàn)與FPGA的數據交換。這樣雖然可以保障數據通訊的速度，但是占用了大量的I/O口，而在本設計中，F(xiàn)PGA已經完成的大部分數據的底層處理，DSP只需要每隔一段時間讀取一下FPGA反饋回來的數據信息即可，需要傳輸的數據量并不大，實時性要求也不是非常高。因此采用SPI總線實現(xiàn)DSP與FPGA的通信即可，這樣即節(jié)省了并行數據通訊需要占用的大量I/O口資源，也使得層次結構更為清晰，編程更加方便[3－4]。這需要將DSP芯片上的多通道緩沖串口配置為SPI主機模式，而FPGA中采用NIOS核可以實現(xiàn)SPI模塊的模擬，應將FPGA模擬的SPI模塊設置為從機模式。

2.5 A/D，D/A模塊介紹

對于高精度的伺服控制系統(tǒng)而言，傳感器輸出信號的采樣精度直接決定了最后系統(tǒng)的控制精度。在高精度、高速度、高采樣范圍、高抗干擾性的要求下，DSP自帶只能對0～3 V信號采樣的12位A/D傳感器已經無法滿足要求。為此，我們額外擴展了2片AD1674專門用來進行A/D采樣。AD1674是AD公司推出的一種12位帶并行接口的逐次逼近型模/數轉換芯片，可以對－10～+10 V信號進行采樣。采樣頻率可達100 kHz，轉換時間為 10 μs，滿量程校準誤差[5]僅為 0.125%。圖3為AD1674接線圖，其中REF IN管腳接基準輸入電壓，通?？梢詫炔康?0 V基準電壓接50 Ω電阻后接在這個管腳上；BIP OFF管腳為雙極電壓偏移量調整端，在雙極輸入時可以通過50 Ω電阻接在REF OUT端，若只是單級輸入，則可將其接模擬地。

圖3 AD1674接線圖Fig.3 Wiring diagram of AD1674

模擬信號輸出電路同樣采用AD公司的D/A轉換器AD667，它是具有2級緩沖器的12位D/A轉換芯片，功耗300 mW，建立時間只有3 μs。為了實現(xiàn)多電機的同步控制，可以將多路D/A芯片的控制信號連接與LDAC連接在一起，這樣當所有的D/A芯片數據全部裝載完畢后，在同時打開控制信號，即可完成多路驅動的同時控制。圖4為AD667用于雙極輸出時的接線圖，其接線方法與AD1674基本相同，REF IN管腳與BIP OFF管腳含義也與AD1674相同[6]。

圖4 AD667接線圖Fig.4 Wiring diagram of AD667

2.6 電源模塊設計

該運動控制器采用+5 V供電，而控制器實際需要的各種電壓值需要在內部進行相應轉化得到?？刂破餍枰碾妷褐饕?3.3 V、1.8 V、1.2 V、±5 V 和±15 V。 其中的 3.3 V、1.8 V和1.2 V電壓可由線性穩(wěn)壓模塊穩(wěn)壓得到，主要用于給DSP和FPGA供電[7－8]。應該注意到，TMS320F2812有上電順序要求，3.3 V電壓應先于1.8 V內核電壓上電，因此1.8 V電壓必須由3.3 V電壓穩(wěn)壓得到，并在1.8 V電壓與數字地之間上加10電容，以保證上電順序。AD667和AD1674芯片要求±15 V的模擬電壓，該電壓可由開關穩(wěn)壓得到，本設計中選用開關電源MC34063。在運行過程中，高頻的數字信號會對模擬信號產生較大的干擾，為了增強系統(tǒng)的抗干擾能力，應該對給數字電路供電的5 V和給模擬電路供電的5 V用DC/DC隔離后，在進行相應的電壓變換。

3 結束語

隨著機器人技術、多自由度伺服運動控制技術等機電一體化技術的不斷發(fā)展，機械系統(tǒng)對于運動軌跡、運動速度的控制要求越來越高，迫切的需要高性能的運動控制器。而隨著模糊PID算法、神經網絡算法，以及動態(tài)路徑規(guī)劃算法等復雜算法的應用，也對運動控制器的計算能力和數據處理能力提出了越來越高的要求。同時，隨著機械系統(tǒng)復雜性的不斷增加，在系統(tǒng)中往往含有大量的傳感器，需要進行大量的數據采集、底層數據處理，這就要求運動控制器有著豐富的I/O資源和強大的并行處理能力，能夠同時處理多組數據，保證系統(tǒng)的實時性。DSP+FPGA的體系結構恰恰可以滿足高性能運動控制器的所有要求，DSP有著強大的數據處理能力，可以進行復雜的控制運算；FPGA有著豐富的I/O資源和強大的并行處理能力，可以作為各種外部資源與主控芯片的接口和專用信號處理電路。FPGA的應用使得系統(tǒng)的靈活性和適應性大幅度的提升，也減少了DSP在多任務切換時無謂的運算資源消耗。該控制器充分利用的DSP和FPGA各自的優(yōu)點，整個控制器性能指標高、抗干擾能力強、功耗低、結構緊湊合理。

[1]季振洲，周勇林，胡銘曾.FPGA芯片設計效率的研究[J].高技術通訊，2000（5）:71-73.JI Zhen-zhou，Zhou Yong-lin，Hu Ming-zeng.Research on FPGA chip design efficiency[J].Hich Technology Letters，2000（5）:71-73.

[2]夏輝，車國輪.基于DSP的導航計算機設計[J].微處理機，2006（2）:55-57.XIA Hui，CHE Guo-lun.Design of navigation computer based on DSP[J].Microprocessors，2006（2）:55-57.

[3]劉永鋒.基于DSP和FPGA的機器人運動控制系統(tǒng)的研究[D].南京：南京理工大學，2007.

[4]朱軍，高清維，韓璐.基于DSP和FPGA的數據通信實現(xiàn)方案[J].電子測量技術，2009（1）:102-104.ZHU Jun，GAO Qing-wei，HAN Lu.Solution of data communication based on DSP and FPGA[J].Electronic Measurement Technology，2009（1）:A102-104.

[5]邱云周.基于DSP和FPGA的運動控制技術的研究 [D].四川：四川大學，2004.

[6]石江華.基于DSP與FPGA的四軸運動控制器設計與研究[J].現(xiàn)代電子技術，2011（21）:202-204.SHI Jiang-hua.Design and research on four-axis motion controller based on DSP and FPGA[J].Modern Electronics Technique，2011（21）:202-204.

[7]白峻.基于FPGA和多DSP的多總線并行處理器設計[J].計算機測量與控制，2012（1）:173-176.BAI Jun.A multi-bus parallel processor based on FPGA and multi-DSP[J].Computer Measurement&Control，2012 （1）:173-176.

[8]關宗安.基于TMS320F2812 DSP的網絡通信系統(tǒng)設計[J].電子技術應用，2009（3）:94-96.GUAN Zong.The design of network communication system based on TMS320F2812 DSP[J].Application of Electronic Technique，2009（3）:94-96.