張穎斐，姜生瑞，郭麗芳

（蘭州交通大學(xué)電子與信息工程學(xué)院，甘肅蘭州 730070）

0 引言

近年，便攜式電子設(shè)備廣泛應(yīng)用，集成電路向著SOC的方向發(fā)展，這對(duì)電源管理芯片提出了更高的要求。其中，采用新技術(shù)的LDO(Low Dropout)電壓調(diào)整器由于結(jié)構(gòu)簡(jiǎn)單、噪聲低，并且改善了傳統(tǒng)電壓調(diào)整器功耗高、壓差大的缺點(diǎn)，在MP3、掌上電腦等便攜式電子產(chǎn)品中成為最佳選擇。

LDO 電壓調(diào)整器典型結(jié)構(gòu)主要包括：電壓基準(zhǔn)、誤差放大器、反饋網(wǎng)絡(luò)、輸出調(diào)整管及輔助保護(hù)電路。

帶隙基準(zhǔn)電壓源作為L(zhǎng)DO中的關(guān)鍵模塊，它的性能在很大程度上決定整個(gè)LDO的性能，如溫漂系數(shù)、功耗、電源抑制比等。本文設(shè)計(jì)的帶隙基準(zhǔn)電壓源具有較低的變化率、較小的溫漂系數(shù)和較高的電源抑制比，其對(duì)抗電源變化和溫度變化特性較好。

1 帶隙基準(zhǔn)電壓源的基本原理

電壓基準(zhǔn)是模擬電路設(shè)計(jì)必不可少的一個(gè)單元模塊，帶隙基準(zhǔn)電壓源是為L(zhǎng)DO 提供一個(gè)精確的參考電壓，也是LDO 系統(tǒng)設(shè)計(jì)關(guān)鍵模塊之一。帶隙基準(zhǔn)電壓的基本原理是將兩個(gè)具有相反溫度系數(shù)(正溫度系數(shù)和負(fù)溫度系數(shù))的電壓(或電流)以合適的權(quán)重相加，最終產(chǎn)生一個(gè)具有零溫度系數(shù)的電壓(或電流)。

雙極型晶體管是帶隙基準(zhǔn)電壓源的核心結(jié)構(gòu)的首選，因?yàn)殡p極型晶體管具下述兩個(gè)特性：(1)雙極型晶體管的基極-發(fā)射極電壓(VBE)與絕對(duì)溫度成反比；(2)不同的不同電流密度下，兩個(gè)雙極型晶體管的基極-發(fā)射極的差值（ΔVBE）與絕對(duì)溫度成正比。

假設(shè)工作在不同電流密度下兩個(gè)雙極型晶體管(Q1、Q2)，它們的電流密度比為m∶1。根據(jù)上述雙極型晶體管的特性知，Q2和Q1的基極——發(fā)射極差值可以表示為：

在CSMC 0.5μm CMOS 工藝庫中，本文設(shè)計(jì)的晶體管都是采用vpnp5晶體管模型，在室溫下負(fù)溫度系數(shù)約為-1.97mV/K。利用上述兩個(gè)相反溫度系數(shù)的電壓，可以設(shè)計(jì)一個(gè)滿意的零溫度系數(shù)的基準(zhǔn)電壓，可以表示為：

等式兩邊分別對(duì)溫度T的微分并令其大小為0，即為：

顯然，其大小與電源電壓無關(guān)。

2 帶隙基準(zhǔn)電壓的性能參數(shù)

(1)溫漂系數(shù)是衡量基準(zhǔn)電壓的輸出電壓隨溫度變化的一個(gè)性能參數(shù)，單位為ppm/℃(1ppm=10-6)，表示當(dāng)溫度變化1℃時(shí)，輸出電壓變化的百分比?？梢员硎緸椋?/p>

其中，Vmax、Vmin 分別為基準(zhǔn)電壓的最大值和最小值；Vmean為基準(zhǔn)電壓的平均值；Tmax和Tmin 分別為溫度的最大值和最小值。

(2)功耗，它是衡量電路在正常工作下消耗電流多少的一個(gè)參數(shù)。為了獲得更小的噪聲以及更快的響應(yīng)速度，都需要增加功耗。然而芯片由于應(yīng)用的要求，以及散熱條件的限制，其功耗也是受到限制的。因此每個(gè)單元電路都會(huì)有相應(yīng)的功耗要求。

(3)電源抑制比（power supply reject ratio，PSRR），它是衡量電路對(duì)電源線上噪聲的抑制能力的參數(shù)。對(duì)于帶隙基準(zhǔn)電壓，其電源抑制比定義為：電源電壓變化引起的輸出增益。

其中，ΔVout為輸出增益的變化量；ΔVDD為電源電壓的變化量。

3 帶隙基準(zhǔn)電壓源的主要電路結(jié)構(gòu)

圖1為典型的傳統(tǒng)帶隙基準(zhǔn)電壓源電路結(jié)構(gòu)，M1和M2為兩個(gè)寬長(zhǎng)比相同的PMOS 晶體管，Q1和Q2為兩個(gè)雙極型PNP 晶體管但它們發(fā)射結(jié)的面積不同，Q2是Q1的8倍，即m=8。

圖1 典型的帶隙基準(zhǔn)結(jié)構(gòu)

在此說明一下取值m=8的原因：為了減小擴(kuò)散濃度等加工工藝的影響以及優(yōu)化版圖設(shè)計(jì)面積考慮的。工藝影響是很難避免的，但版圖設(shè)計(jì)時(shí)，Q1和Q2畫成3×3的發(fā)射極陣列，周圍為8塊并列的Q2，中間一塊為Q1，可以優(yōu)化版圖的面積。

理想情況下，帶隙基準(zhǔn)源中放大器的增益為無窮大，輸入失調(diào)電壓為0，那么運(yùn)放兩個(gè)輸入端（Vn、Vp）的電壓相等；又M1和M2構(gòu)成電流增益為1的電流鏡，則電流I1=I2。所以可以得到：

由于設(shè)計(jì)中帶隙基準(zhǔn)電壓源提供的電壓為1.2V，是已知量，顯然可以通過調(diào)節(jié)R2和R1的比值，得到另溫度系數(shù)的基準(zhǔn)電壓1.2V。

4 帶隙基準(zhǔn)源中運(yùn)放的設(shè)計(jì)

由前面分析可知，帶隙基準(zhǔn)源的中運(yùn)放主要功能是使得基準(zhǔn)源電路工作在深度負(fù)反饋狀態(tài)，保證兩個(gè)輸入端的電壓相等，即Vn=Vp，本文采用最常用的二級(jí)運(yùn)放。圖2和圖3為兩種常用的二級(jí)運(yùn)放結(jié)構(gòu)，圖2是NMOS 晶體管為差分輸入管的常用二級(jí)結(jié)構(gòu)；圖3是PMOS 晶體管為差分輸入管的常用二級(jí)結(jié)構(gòu)。

圖2 NMOS為差分輸入管的二級(jí)運(yùn)放

在帶隙基準(zhǔn)結(jié)構(gòu)中，因?yàn)閂n=VBE1，在室溫下VBE1大小約為690mV，溫度從-40℃～150℃時(shí)，VBE1的變化范圍為810～460mV，所以輸入端電壓Vn 和Vp 在溫度為-40℃～150℃范圍內(nèi)，它們的變化范圍和VBE1相同。這樣NMOS 晶體管為差分輸入管的二級(jí)結(jié)構(gòu)是不能滿足的。

在NMOS 差分輸入晶體管中，假設(shè)M1、M2寬長(zhǎng)比相同，為了保證M1、M2工作在飽和區(qū)，則：

其中，VTHN為NMOS 管的閾值電壓；VDSsat為M1、M2管在飽和區(qū)時(shí)漏源電壓。

故NMOS 晶體管為差分輸入管構(gòu)成的二級(jí)運(yùn)放，不能使電路正常工作，PMOS 晶體管為差分輸入管通過減少一個(gè)閾值電壓，可以滿足VBE1隨溫度的改變而發(fā)生的電壓變化。因此必須是穩(wěn)定的環(huán)路系統(tǒng)才能滿足設(shè)計(jì)，即必須加入適當(dāng)?shù)难a(bǔ)償電路。圖3中Cc為米勒補(bǔ)償電容，用來實(shí)現(xiàn)主次極點(diǎn)的分離；R1為調(diào)零電阻，目的是把由米勒補(bǔ)償產(chǎn)生的右半平面零點(diǎn)移動(dòng)到左半平面，改善和提高本文設(shè)計(jì)的帶隙基準(zhǔn)電壓源中二級(jí)運(yùn)放的穩(wěn)定性。

圖3 PMOS為差分輸入管的二級(jí)運(yùn)放

5 帶隙基準(zhǔn)電壓源

本文設(shè)計(jì)的帶隙基準(zhǔn)電壓源電路如圖4所示。在電路的輸出端加入低通濾波器(R4和C1構(gòu)成)，濾除高頻波紋，可以提高帶隙基準(zhǔn)電壓源的電源抑制比。同時(shí)，它的另一作用是當(dāng)電路受到干擾或瞬態(tài)變化時(shí)，可以提供恒定的參考電壓，進(jìn)而也能提高LDO 系統(tǒng)的PSRR。帶隙基準(zhǔn)源能正常工作同樣也需要偏置電路的設(shè)計(jì)，同時(shí)還要考慮“簡(jiǎn)并點(diǎn)”的存在。也就是加入啟動(dòng)電路，它可以實(shí)現(xiàn)在電源上顯示驅(qū)使電路擺脫簡(jiǎn)并偏置點(diǎn)。

圖4 本文設(shè)計(jì)的帶隙基準(zhǔn)電壓源

6 仿真驗(yàn)證

在溫度T=27℃、工藝角corner=tt、ff 和ss條件下，對(duì)本文設(shè)計(jì)的帶隙基準(zhǔn)電壓源隨電源電壓變化進(jìn)行仿真驗(yàn)證，如圖5所示。電源電壓從2.7V 到5.0V，基準(zhǔn)電壓VREF變化量約為3mV，得到隨電源電壓變化的變化率為1.304mV/V。設(shè)計(jì)得到VREF為1.2182V。

同樣，當(dāng)電源電壓VDD=3.0V時(shí)，工藝角corner=tt、ff 和ss 條件下，帶隙基準(zhǔn)電壓源隨溫度的變化曲線如圖6所示。溫度從-40℃～150℃，Vmax-Vmin=4.3mV，Vmean=1.2182V，根據(jù)帶隙基準(zhǔn)電壓性能參數(shù)中的公式，得出其溫漂系數(shù)TC=18.57ppm/℃。

圖5 基準(zhǔn)電壓隨電源電壓變化的曲線

圖6 基準(zhǔn)電壓隨溫度變化的曲線

當(dāng)電源電壓VDD=3.0V時(shí)，工藝角corner=tt、溫度T=27℃，帶隙基準(zhǔn)電壓源的電源抑制曲線如圖7所示。

圖7 基準(zhǔn)電壓電源抑制比曲線

由圖7可知，在頻率為1 kHz時(shí)，帶隙基準(zhǔn)電壓源的電源抑制為-76.8 dB。顯然，由圖5、圖6和圖7可知，本文設(shè)計(jì)的帶隙基準(zhǔn)電壓源具有較低的變化率、較小的溫漂系數(shù)和較高的電源抑制比，其對(duì)抗電源變化和溫度變化特性較好。

7 結(jié)論

本文在傳統(tǒng)電路的基礎(chǔ)上，設(shè)計(jì)了一種結(jié)構(gòu)簡(jiǎn)單的帶隙基準(zhǔn)源，并應(yīng)用于一款LDO 電壓調(diào)整器。該電路輸出端加入低通濾波器既可以提高帶隙基準(zhǔn)電壓源的電源抑制比，也可以提供恒定的參考電壓，進(jìn)而也能提高LDO 系統(tǒng)的PSRR。通過標(biāo)準(zhǔn)CMOS 工藝模型仿真表明，所設(shè)計(jì)電路具有較低電壓變化率、較小溫漂系數(shù)和較高的電源抑制比。

[1]賽迪顧問.中國電源管理芯片市場(chǎng)現(xiàn)狀與趨勢(shì)[R].北京：賽迪顧問，2008.

[2]半導(dǎo)體行業(yè)協(xié)會(huì).中國電源管理芯片市場(chǎng)現(xiàn)狀與趨勢(shì)[J].半導(dǎo)體行業(yè)，2008，(04)：38-40.

[3]電源技術(shù)應(yīng)用雜志社.電源管理產(chǎn)品呈現(xiàn)五大發(fā)展趨勢(shì)[J].電源技術(shù)應(yīng)用，2008，(06)：10-40

[4]Gianluca Giustolisi，Gaetano Palumbo.Lowvoltage LDO Compensation Strategy based on Current Amplifiers[J].IEEE Journal of Solid-State Circuits 2008，45(9)：1159-1163.

[5]Chaitanya K.Chava，Jose and Silva-Martínez.A Frequency Compensation Scheme for LDO Voltage Regulators[J].IEEE Transactions On Circuits and Syst.I：Regular Papers.2004，51(1)：1192-1197.

[6]陳亮.一種low drop-out regulator的設(shè)計(jì)[D].成都：電子科技大學(xué)，2008.

[7]胡淵.一種低功耗高穩(wěn)定性LDO線性穩(wěn)壓器的設(shè)計(jì)[D].武漢：華中科技大學(xué)，2007.

[9]李昌.一種具有超低壓差線性穩(wěn)壓器的研究與設(shè)計(jì)[D]..大連：大連理工大學(xué)，2009.

[8]滕顯慧.LDO低壓差線性穩(wěn)壓器的設(shè)計(jì)[D].上海：復(fù)旦大學(xué)，2009.

[9]催傳榮.新型低功耗無片外電容LDO[D].杭州：浙江大學(xué)，2008.

[10]王梓.低功耗、耐高溫的線性穩(wěn)壓器的設(shè)計(jì)與實(shí)現(xiàn)[D].杭州：浙江大學(xué)，2006.