姚宏亮， 汪海燕

0 引 言

直接數(shù)字頻率合成器（DDS）概念出自1971年，直接數(shù)字頻率合成器技術(shù)的問世，導(dǎo)致了頻率合成器的第二次革命。DDS具有超寬的捷變速率、超高的相對寬帶、超細的分辨率以及相位的連續(xù)性；極易實現(xiàn)各種調(diào)制，具有可編程性以及全數(shù)字化、便于單片集成等優(yōu)越性能，從問世以來受到廣泛關(guān)注，DDS應(yīng)用領(lǐng)域非常廣泛。

但是由于DDS其自身特點，決定其仍然存在缺點:分布難預(yù)測、雜散抑制差，這在很大程度上限制著DDS的應(yīng)用。因此，雜散成為限制DDS技術(shù)應(yīng)用的一個突出因素。早期國外多位專家學(xué)者對直接數(shù)字頻率合成器雜散及其來源進行了研究和詳細的分析，給出了諸多完善的方法:H T Nicholas［1］在1987年第一次對直接數(shù)字頻率合成器的雜散在理論上進行了分析，并給出算法，提出了優(yōu)化結(jié)構(gòu)途徑，設(shè)計并研制了高性能DDS。1993年至1994年，V F Kroupa，Harris等人分別利用對相位誤差的級數(shù)表示、用噪聲反饋方法以降低由DAC量化誤差的方法，分析了直接數(shù)字頻率合成器的雜散，提出了確定雜散的方法［2］。近幾年，國內(nèi)電子科技大學(xué)、南京理工大學(xué)等高?？蒲袡C構(gòu)也對DDS雜散的分析、確定、抑制進行總結(jié)和研究。

1 DDS芯片中相位噪聲惡化分析

1.1 DDS芯片中的主要雜散

DDS的基本原理框圖如圖1所示。

圖1 DDS原理框圖

圖中，fc為參考時鐘頻率，F(xiàn)r為頻率控制字，字長為L（二進制，以下同），W 為相位累加器的字長，被相位累加器截斷位數(shù)B＝L－W，ROM存儲器輸出幅度序列函數(shù)S（n），字長為S。直接數(shù)字頻率合成器雜散主要來自以下幾個方面:時鐘泄漏；相位截斷誤差；ROM幅度量化誤差；開關(guān)暫態(tài)引起的雜散；DAC的非線性轉(zhuǎn)換誤差。

1.2 相位截斷對輸出相噪的影響［3］

圖1所示DDS輸出頻率為:

其輸出的理想時域函數(shù)為:

相位累加器產(chǎn)生相位截，忽略DAC性能，忽略ROM存儲器的有限字長，顯然DDS輸出為

式中:int（－）——取整函數(shù)；

S（m）——相位累加器輸出的誤差序列函數(shù)。

對一鋸齒波函數(shù)S′（t）采樣得到相位誤差序列S′（m）。函數(shù) S′（t）的周期、幅度分別為周期表達式內(nèi)＜Fr＞2B為Fr模2B的余數(shù)，因為鋸齒波函數(shù)S′（t）的周期與采樣函數(shù)S′（m）的周期相左，鋸齒波函數(shù)S′（t）周期大于或者等于采樣函數(shù)S′（m）周期。所以，S′（m）周期表達式內(nèi)（Fr，2B）為Fr和2B的最大公 約 數(shù)。那 么，S′（m）的 頻 譜 是 以為間隔。因此，在頻率范圍內(nèi)，直接數(shù)字頻率合成器相位截斷雜散譜線位置必須滿足不等式

大多情況Fr為奇數(shù)，此時，由前述分析，S′（m）的周期為2B，如此就把S′（m）的周期改變?yōu)?BTc，由傅氏變換

由式（4），（5），（7）得

式（8）給出了直接數(shù)字頻率合成器相位截斷雜散的幅度以及位置。在此需要注意，式（8）給出DDS的雜散位置，幅度是基于對S′（t）周期擴大而進行的，從而避免單周期推導(dǎo)煩瑣。

可見DDS中，由相位截斷引起的輸出相噪惡化很小。

1.3 ROM存儲器有限字長對輸出相噪的影響

當(dāng)ROM采用S位二進制數(shù)保存正弦函數(shù)值時量化誤差為:

式中:R（x）——對x做最靠近x的取整函數(shù)。

式（10）給出，當(dāng)每增加一位量化位數(shù)S，那么信噪比將增加6dB。

1.4 DAC對相位噪聲的影響

DAC非線性轉(zhuǎn)換引起的量化噪聲與ROM存儲器有限字長的影響相同，仍然使用1.3中的結(jié)論。ROM存儲器直接驅(qū)動直接數(shù)字頻率合成器DAC，假設(shè)字長相同的情況下，輸出相位噪聲在式（10）基礎(chǔ)上增加3dB。

2 DDS相位噪聲抑制方法

圖2 DDS抖動注入方式

抖動注入的應(yīng)用有多種方式:可以對D／A前的數(shù)據(jù)進行幅度加抖，即幅度抖動注入；可以對ROM的尋址地址加抖，即相位抖動注入；可以對輸入的頻率控制字Fr加抖，及頻率抖動注入［4－5］。

文獻［5-6］在理論上對幾種抖動注入技術(shù)在直接數(shù)字頻率合成器中的應(yīng)用作了較深入的分析。文獻［7］介紹了幾種具體的抖動注入結(jié)構(gòu)及其仿真。式（10）表示正常情況下每個ROM尋址位6dB的雜散，非減性（non subtractive）相位加抖增加了噪聲基底，然而，結(jié)果可使雜散改善提高到每位12dB。非減性幅度加抖不僅改善雜散，同時雜散改善帶來整體譜質(zhì)提高，雖然付出抬高噪聲基底，減小動態(tài)范圍代價，但是完全值得，美國高通（Qualcomm）公司的Q2334即采用了幅度抖動注入技術(shù)的范例。

3 結(jié) 語

給出了一種推導(dǎo)分析直接數(shù)字頻率合成器相位截斷雜散的幅度以及位置的方法，詳實分析了DDS中相位截斷雜散的惡化、誤差。相位截斷對DDS的輸出相噪影響很有限、DAC的內(nèi)部噪聲影響也不大；目前，真正制約DDS譜質(zhì)性能的關(guān)鍵是DAC，DAC的位數(shù)、ROM有限字長決定直接數(shù)字頻率合成器相位噪聲，大小由式（11）給出。并介紹了近年來關(guān)于雜散抑制的一種主要技術(shù)與結(jié)構(gòu)。除了抖動改善雜散，還有抑制雜散的方法:器件的選擇、參考源的考慮、輸出頻段的選擇等。文獻［8］采用DDS技術(shù)生成高頻超聲波，進而合成次聲波的方法。

［1］ H T Nicholas.An analysis of the output of direct digital fre2quency synthesizer in the presence of the phase accumulate truncation 41st［J］.AFFS，1987:495-502.

［2］ 張玉興，彭清泉.DDS的背景雜散信號分析［J］.電子科技大學(xué)學(xué)報，1997，26（4）:362-365.

［3］ 張駿凌，張玉興.直接數(shù)字頻率合成器中的相位噪聲分析［J］.電子科技大學(xué)學(xué)報，1999，28（1）:24-27.

［4］ M J Flanagan，G A Zimmerman.Spur-reduced digital sinusoid synthesis［J］.IEEE Trans.On COM.，1995，43（7）:128-136.

［5］ J Vankka.Spur reduction techniques in sine output direct digital synthesis［J］.IEEE Proc.50th AFCS，1996:951-959.

［6］ L J Kushner.The compo site DDS-A new direct digital synthesizer architecture［J］.IEEE Proc.47th AFCS，1993:255-260.

［7］ V S Reinhardt.Spur reduction techniques in direct digital synthesizers［J］.IEEE Proc.47th AFCS，1993:230-241.

［8］ 李林，田瑞，程鳳芹，等.基于DDS技術(shù)的次聲波合成方法［J］.長春工業(yè)大學(xué)學(xué)報:自然科學(xué)版，2009，30（5）:546-550.