宋小勇，王曉遠，宋里瑾

（中國空空導彈研究院 河南 洛陽 471009）

調頻技術是遙測通信中的關鍵技術，廣泛應用于各種遙測系統(tǒng)中。文中設計一種基于Atmega8的FM鎖相發(fā)射機，可實現(xiàn)發(fā)射頻率和調制頻偏的可編程。

1 FM鎖相發(fā)射機原理

調制信號首先經過調制電路進行電平轉換與幅度調整，然后與環(huán)路產生的誤差電壓相加，控制壓控振蕩器。由于環(huán)路帶寬低于調制頻譜的下限，因此調制信號不參與環(huán)路的反饋，使壓控振蕩器仍鎖定于中心頻率，實現(xiàn)調制信號對載波的頻率調制[1]。其原理如圖1所示。

圖1 鎖相調頻發(fā)射機原理圖Fig.1 FM transmitter based on PLL schematic diagram

2 FM鎖相發(fā)射機電路實現(xiàn)

鎖相調頻發(fā)射機的核心是鎖相環(huán)路及調制電路的設計。發(fā)射機輸出頻率的可編程，可以通過單片機對鎖相環(huán)芯片的編程來實現(xiàn)。在本設計中，鎖相環(huán)芯片采用ADF4107，可通過LE、DATA、CLOCK 3個端口實現(xiàn)輸出頻率的可編程。

調制頻偏通過分壓電路來實現(xiàn)，在設計中可以利用數字電位器來進行分壓，通過對數字電位器的編程來實現(xiàn)調制頻偏的可編程，數字電位器選用AD5259。

控制單片機采用Atmega8，支持多種串口通信模式，包括TWI、SPI及USART，可實現(xiàn)與外部主機的串口通信及芯片控制功能。本設計中，Atmega8與上位機的通信采用USART協(xié)議端口實現(xiàn)，與數字電位器的通信采用TWI協(xié)議端口實現(xiàn)。

2.1 鎖相環(huán)電路設計

鎖相環(huán)電路包括參考晶振、鎖相環(huán)芯片、壓控振蕩器和環(huán)路濾波器。參考晶振選用40 MHz，壓控振蕩器選用S波段雙路電壓控制、雙輸出的振蕩器，鎖相環(huán)芯片使用ADF4107，其內部集成鑒相鑒頻器、分頻器、電荷泵等，通過改變內部寄存器的值能夠實現(xiàn)頻率的可編程。環(huán)路濾波器具有低通作用，用來濾除電壓中的高頻分量和噪聲。它對環(huán)路參數調整起著決定性的作用，可以改善控制電壓的頻譜純度，提高系統(tǒng)穩(wěn)定度[2-3]?？紤]鑒相頻率的泄漏問題，本設計采用3階有源環(huán)路來實現(xiàn)，其電路圖如圖2所示。

圖2 有源環(huán)路濾波器電路圖Fig.2 Active loop filter circuit diagram

利用仿真軟件ADIsimPLL對所設計鎖相環(huán)進行仿真，得到其開環(huán)傳遞函數的增益與相位曲線，如圖3所示。

圖3 輸入信號的開環(huán)頻率響應關系圖Fig.3 Open-loop frequency response of input signal

本設計中，鑒相頻率設定為5 kHz，環(huán)路帶寬100 Hz，由上圖可以看出該環(huán)路濾波器的相位裕量大于45，可以保證環(huán)路較好的穩(wěn)定性[4]。對鑒相頻率的抑制大于60 dB，能夠保證發(fā)射機具有較小的寄生調頻。

2.2 調制電路設計

調制前端的分壓電路如圖4所示。

圖4 調制前端電路Fig.4 Modem front circuit diagram

數字電位器Rab中a為輸入端，w為輸出端，在w與地之間存在分布電容Cw，典型值為3～80 pF，選用的數字電位器AD5259的Cw為60 pF。該分布電容的存在使電位器呈低通特性，等效電路圖如圖5所示。

圖5 數字電位器的等效電路圖Fig.5 Digital potentiometer equivalent circuit diagram

由式（1）可得，AD5259-10 的帶寬為 1 061 kHz，該帶寬不能滿足現(xiàn)有的調制信號需要。在設計中，在可調電位器的aw，wb之間分別接一相同阻值的電阻，擴展其帶寬，此時其等效電阻 R=（Raw//R3）//（Rwb//R4）。 因 R3=R4，所以 Raw=Rwb時，等效電阻最大，此時的R值即對應于低通濾波器的截止頻率。經計算，當R3=R4=2 kΩ時，帶寬可擴展為3.5 MHz，能夠滿足現(xiàn)階段需要。同時為了增加發(fā)射機的輸入阻抗，滿足采

該低通電路的-3 dB帶寬在數值上等于低通濾波器的上限截止頻率fC，即編器的帶負載能力，在a端串聯(lián)電阻R1。為了提高數字電位器的分辨率，在b端與地之間串接電阻R2[5]。

因壓控振蕩器的輸入端存在對地電容，為了提高其頻率響應，輸入端要求低輸入阻抗。采用運算放大器MAX4016設計一電壓跟隨電路，具有輸入阻抗高輸出阻抗低的特點，且其有高達350 MHz的增益帶寬積，能夠響應10 MHz以上的信號。

3 下位機軟件實現(xiàn)

發(fā)射機的可編程通過上位機與Atmega8的串口通信來實現(xiàn)，在上位機的操作界面上輸入設定的輸出頻率值或調制頻偏值，通過串口發(fā)送給Atmega8。Atmega8根據接收到的值，對ADF4107或AD5259進行配置，從而實現(xiàn)可編程功能。約定一次有效設置發(fā)送的數據幀格式如下：

表1 配置數據幀格式Tab.1 Figuration data frame format

幀頭為0x0F時判定為對輸出頻率進行編程，幀頭為0xF0時判定為對調制頻偏進行編程，幀頭為其他數據時判定為無效數據，需重新配置。程序流程圖如圖6所示。

圖6 下位機軟件流程圖Fig.6 Hypogenous machine software flow chart

3.1 串口通信實現(xiàn)

ATmega8單片機帶有一個全雙工通用同步/異步串行收發(fā)模塊USART，有獨立的高精度波特率發(fā)生器，支持5、6、7、8和9位數據位、1位或2位停止位的串行數據幀結構[6]。設計中采用中斷的方式來實現(xiàn)接收功能，波特率設定為9 600 bps，采用8位數據位、無校驗、1位停止位的數據幀結構。中斷響應函數如下：

Atmega8完成一次中斷響應后，數據保存在數組rx_data[]中，主程序根據接收到的數據調用頻率或調制頻偏配置函數。

3.2 配置函數設計

輸出頻率配置通過改變ADF4107控制字來實現(xiàn)。ADF4107共有4個控制寄存器需配置，輸出頻率改變時僅N寄存器改變即可，Atmega8與 ADF4107之間遵循 SPI通信協(xié)議。對ADF4107配置時，接收到的數據以unsigned char形式保存在三字節(jié)的數組中，需要轉換成24位的寄存器控制字。

調制頻偏配置通過改變AD5259的RDAC寄存器值來實現(xiàn)。Atmega8與AD5259之間遵循TWI通信協(xié)議。該通信協(xié)議需兩根雙向信號線，一根是數據線SDA，另一根是時鐘線SCL，通過上拉電阻接正電源。每個接到I2C總線上的器件都有唯一的地址。主機發(fā)送地址時，總線上的每個從機都將這7位地址碼與自己的地址進行比較，如果相同，則認為自己正被主機尋址，根據R/T位將自己確定為發(fā)送器或接收器。

配置函數設計時，首先對各個寄存器進行初始化，再按照配置時序向各個寄存器寫入預定的值。需要注意的是，TWI協(xié)議中每一個傳送字節(jié)后面都必須跟隨一位應答位，且SCL位為高電平時，SDA不能有上升或下降沿出現(xiàn)，否則就重新開始一個字節(jié)的數據傳輸或中斷本字節(jié)傳輸。

4 結束語

該可編程發(fā)射機在不進行硬件改變的情況下，實現(xiàn)了輸出頻率和調制頻偏的可編程，提高了發(fā)射機的通用性。該發(fā)射機頻率覆蓋 2 200～2 300 MHz，調制響應 100 Hz～3.5 MHz，能夠滿足大部分FM體制下的遙測任務需求。

[1]張厥盛，鄭繼禹.鎖相技術[M].西安：西安電子科技大學出版社，2003.

[2]DEAN BANERJEE.PLL Performance， Simulation， and Design[M].Handbook 4th Edition，2006.

[3]石春燕.射頻鎖相環(huán)頻率合成器的分析與設計 [D].南京：河海大學，2006.

[4]Thompson I V，Brennan P V.Fourth-order PLL loop filters design technique with invariant frequency and phase margin[J].IEE proc.-Circuits Devices Syst.，2005（152）：2.

[5]沙占友.數字電位器應用指南[M].北京：化學工業(yè)出版社，2008.

[6]馬潮.Atmega8原理及應用手冊[M].北京：清華大學出版社，2002.