李幸霖，曾志斌

(中國傳媒大學(xué)廣播電視數(shù)字化教育部工程研究中心，北京100024)

一種高性能的數(shù)字預(yù)失真系統(tǒng)硬件設(shè)計與實現(xiàn)

李幸霖，曾志斌

(中國傳媒大學(xué)廣播電視數(shù)字化教育部工程研究中心，北京100024)

針對高頻和寬帶數(shù)字廣播信號，設(shè)計了一種基于FPGA的數(shù)字預(yù)失真硬件系統(tǒng)，設(shè)計選用了高性能的數(shù)字和模擬器件，并重點考慮了高速硬件系統(tǒng)的電磁兼容和信號完整性的電路設(shè)計。工程實測證明了本預(yù)失真硬件系統(tǒng)的高性能，穩(wěn)定性和可靠性。

功率放大器；數(shù)字預(yù)失真；電磁兼容；信號完整性

1 背景介紹

線性化技術(shù)是現(xiàn)代數(shù)字廣播發(fā)射系統(tǒng)的主流的線性化技術(shù)之一，對降低發(fā)射機(jī)功率放大器的幅相失真，提高功率效率頻具有重要意義。功率放大器是現(xiàn)代通信系統(tǒng)中不可缺少的重要組件，其固有的非線性特性會導(dǎo)致信號失真與鄰道干擾。目前普通射頻功率放大器的效率僅為 10%左右，不僅造成了大量的資源浪費，并對鄰道通信帶來嚴(yán)重干擾。

早期的線性化技術(shù)主要從功率放大器器件本身的物理特性出發(fā)，采用模擬方式直接對射頻電路進(jìn)行補償，因模擬器件本身的其可靠性較差，因而其性能有限。預(yù)失真技術(shù)是現(xiàn)代數(shù)字廣播發(fā)射系統(tǒng)的主流的線性化技術(shù)之一，其優(yōu)點是：高度數(shù)字化、算法靈活和穩(wěn)定可靠，迎合了今后的發(fā)展方向[1]。

本文介紹一種新型的數(shù)字預(yù)失真系統(tǒng)硬件設(shè)計，應(yīng)用賽靈思(Xilinx)公司的Vertex-5系列FPGA芯片完成預(yù)失真算法。FPGA具有可編程能力，因此用戶能夠靈活地優(yōu)化解決方案，并能夠適應(yīng)數(shù)據(jù)轉(zhuǎn)換器和功率晶體管技術(shù)的未來發(fā)展。除此之外，系統(tǒng)設(shè)計了高可靠性和低附加失真的下變頻電路，并選用高性能模數(shù)和數(shù)模轉(zhuǎn)換芯片等外圍器件，共同組成了性能穩(wěn)定，指標(biāo)優(yōu)良的數(shù)字預(yù)失真硬件系統(tǒng)。

2 數(shù)字預(yù)失真技術(shù)原理

預(yù)失真是人為地加入與功放系統(tǒng)非線性特性(幅度和相位)相反的信號處理模塊(預(yù)失真器)，進(jìn)行非線性補償，從而達(dá)到功放輸出信號無失真?zhèn)鬏數(shù)哪康?。實現(xiàn)過程如圖1所示。

圖1 預(yù)失真原理示意

預(yù)失真處理在數(shù)字域中完成，數(shù)字預(yù)失真的輸入信號是正交的基帶數(shù)字IQ信號，在基帶經(jīng)預(yù)失真器中完成預(yù)失真處理[2]，再上變頻到射頻，如圖2中所示。

圖2 基帶數(shù)字預(yù)失真框圖

3 數(shù)字預(yù)失真硬件設(shè)計

自適應(yīng)數(shù)字預(yù)失真電路板(AdaptDPD)主要由信號接收、信號處理和信號發(fā)射三部分構(gòu)成。本設(shè)計適用DAB，DRM和CMMB等多種數(shù)字廣播標(biāo)準(zhǔn)，本預(yù)失真電路主要針對CMMB信號進(jìn)行處理和驗證。

3.1 數(shù)字預(yù)失真原理圖

預(yù)失真板硬件電路主要混頻器，數(shù)模轉(zhuǎn)換器，F(xiàn)PGA，模數(shù)轉(zhuǎn)換器，正交調(diào)制器以及頻率合成器等主要部分組成。其中混頻器完成射頻信號的下變頻至中頻。FPGA將數(shù)字中頻信號解調(diào)至數(shù)字基帶信號，并完成預(yù)失真算法，并輸出預(yù)失真處理后的源基帶信號，和頻率合成器輸出的射頻載波一起饋送至正交調(diào)制器，上變頻到射頻。電路板的框圖如圖3所示。

圖3 數(shù)字預(yù)失真原理框圖

在電路板的PCB設(shè)計過程中，根據(jù)高頻電路設(shè)計原則和EMC及信號完整性的考慮，在布局布線方面做了重點設(shè)計考慮。

1.布局：對多層PCB板進(jìn)行布線層、電源層和地層的合理排序，以及元器件合理布局，如數(shù)字和模擬器件分開，最大程度降低電磁干擾。

2.布線：高速時鐘線和高速信號線等關(guān)鍵走線必須做首要考慮。其走線的位置，長度，阻抗匹配都必須符合一定的設(shè)計原則，以確保信號的完整性。

3.2 反饋部分

本設(shè)計的重點在于：高可靠性和低附加失真的下變頻電路，這是復(fù)雜的DPD閉環(huán)算法進(jìn)行有效預(yù)失真參數(shù)提取的前提，尤其對于頻率達(dá)G赫茲量級的射頻信號，要保證信號下變頻至基帶并盡可能降低附加失真。

混頻器是在下變頻電路中起著至關(guān)重要的作用。數(shù)字預(yù)失真電路板接收RF信號后進(jìn)入混頻器?；祛l器選用高線性度雙平衡無源混頻器。本振信號選用集成VCO的寬帶頻率合成器芯片產(chǎn)生，以提供出色的相位噪聲性能。用頻譜儀測量相位噪聲如圖4所示，在1kHz相位噪聲大約-95dBc/Hz，隨著頻率增加，相位噪聲經(jīng)過一段平緩的區(qū)域迅速下降，指標(biāo)滿足系統(tǒng)需要。

圖4 本振信號的相位噪聲

中頻信號進(jìn)入可變增益放大器，VGA芯片選用數(shù)字控、可變增益、高帶寬放大器，可以提供精密增益控制、高IP3與低噪聲系數(shù)[3]。

為避免模數(shù)轉(zhuǎn)換后的信號混疊，下變頻后的40MHz的中頻信號須經(jīng)巴特沃茲低通濾波器濾波。對8MHz帶寬的CMMB信號，考慮到三階和五階互調(diào)，其帶寬至少是原信號的5倍帶寬，即40MHz。出于更高階互調(diào)和對稱性考慮，我們將濾波器截止頻率設(shè)置為80MHz，頻率響應(yīng)如圖5所示：

圖5 低通濾波器頻率響應(yīng)

數(shù)模轉(zhuǎn)換器采用12位寬，160MHz采樣率的ADC芯片，并具有優(yōu)異的動態(tài)性能，適合寬帶載波和寬帶系統(tǒng)。ADC芯片將模擬中頻信號轉(zhuǎn)換為數(shù)字中頻信號饋送入FPGA[4]，至此完成了高性能、低附加失真下變頻工作。

4 測試結(jié)果

我們對本預(yù)失真系統(tǒng)的性能進(jìn)行了工程實測，測試環(huán)境為：

1.帶寬為8MHz的CMMB信號；

2.L波段的50瓦功率放大器；

3.工作頻率1.472814GHz。

圖6a和圖6b分別是未經(jīng)和經(jīng)預(yù)失真處理的功率放大器輸出的CMMB信號頻譜。對比可知，其帶肩比改善了約15dB，從側(cè)面表明了本預(yù)失真硬件設(shè)計在電磁兼容和信號完整性方面的性能，達(dá)到了預(yù)期目標(biāo)。

圖6a 無預(yù)失真CMMB信號功率譜

圖6b 有預(yù)失真CMMB信號功率譜

5 結(jié)論

本數(shù)字預(yù)失真硬件系統(tǒng)以FPGA為核心芯片，外圍配搭高可靠性和低附加失真的下變頻電路以及高性能模數(shù)和數(shù)模轉(zhuǎn)換芯片。目前，本系統(tǒng)已應(yīng)用到實際工程項目中，測試指標(biāo)表明了系統(tǒng)的可靠性和穩(wěn)定性。

[1]郭陽，唐友喜.高效射頻功率放大器數(shù)字預(yù)失真關(guān)鍵技術(shù)研究[D].成都：電子科技大學(xué)，2011.

[2]許高明，劉太君.射頻數(shù)字預(yù)失真器設(shè)計與實現(xiàn)[D].寧波：寧波大學(xué)，2009.

[3]Xilinx.MULTI-MODE RADIO TARGETED DESIGN PLATFORM[EB/OL].http：//www.xilinx.com/publications/prad mktg/Radio-TDP-SeUSheet.pdf，2009.

[4]Analog Device.Mixed Signal Digital Pre-Distortion Evaluation Platform.Wireless Personal Communications[EB/OL].http：//www.analog.com/static/imported-files/eval boards/MSDPD EvalBroard.pdf，2010.

AHigh-performanceHardwareDesignandImplementationforDigitalPredistortionSystem

LI Xing-lin，ZENG Zhi-bin

(ECDAV，Communication University of China，Beijing 100024，China)

This paper designs a digital predistortion hardware system based on FPGA for broadband and high-frequency radio signals.High performance digital and analog devices are selected for this predistortion hardware system，and furthermore，electromagnetic compatibility and signal integrity are carefully designed in its pcb design.Engineering measurements prove that this predistortion hardware system is of high performance，stability and reliability.

power amplifier；digital predistortion；hardware design；downconversion

2013-04-24

李幸霖(1988—)，男(漢族)，天津人，中國傳媒大學(xué)碩士研究生.E-mail：lixinlin@cuc.edu.cn

TN492

A

1673-4793(2013)04-0058-04

(責(zé)任編輯：王謙)