摘 要：基于Simulink的小數(shù)分頻頻率合成器的設(shè)計(jì)模型可以解決通常整數(shù)鎖相頻率合成器存在著的高頻率分辨力與快速轉(zhuǎn)換頻率之間的矛盾，本文主要研究小數(shù)分頻頻率合成器原理及設(shè)計(jì)模型，并對(duì)模型進(jìn)行了Simulink仿真分析。

關(guān)鍵詞：小數(shù)分頻 頻率合成器 Simulink

中圖分類號(hào)：TN74 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2013）06（a）-0004-02

隨著現(xiàn)代雷達(dá)、通信、對(duì)抗技術(shù)和電子偵察的飛速發(fā)展，作為核心部件的頻率合成器，我們對(duì)它的性能指標(biāo)提出了越來(lái)越高的要求，如低相位噪聲、低雜散、高頻率分辨、寬頻帶、低捷變時(shí)間、高頻率穩(wěn)定度、能程控等。小數(shù)分頻頻率合成器可以解決高工作頻率和小頻率間隔的矛盾，而且具有輸出噪聲低、對(duì)寄生邊帶干擾抑制好等優(yōu)點(diǎn)。

1 小數(shù)分頻頻率合成器原理及設(shè)計(jì)

鎖相頻率合成器的基本特性是，每當(dāng)可編程分頻器的分頻比改變1時(shí)，得到輸出頻率增量為參考頻率。為提高頻率的分辨力就需減小參考頻率，這對(duì)轉(zhuǎn)換時(shí)間等性能是十分不利的。傳統(tǒng)的整數(shù)分頻頻率合成器的主要缺點(diǎn)是頻率分辨率等于參考頻率，然而在許多應(yīng)用系統(tǒng)中，對(duì)頻率合成器的頻率分辨率要求較高，整數(shù)分頻頻率合成器不能滿足這些系統(tǒng)的要求。假若可編程分頻器能提供小數(shù)的分頻比，每次改變某位小數(shù)，就能在不降低參考頻率的情況下提高頻率分辨力。實(shí)現(xiàn)比任何單環(huán)整數(shù)分頻頻率合成器更小的步進(jìn)，從而解決了傳統(tǒng)整數(shù)分頻頻率合成器分辨率低的限制。

所謂小數(shù)分頻頻率合成，就是控制分頻系數(shù)以一定的規(guī)律變化，從而將總的分頻系數(shù)等效為一個(gè)小數(shù)。例如，要實(shí)現(xiàn)N=5.3的小數(shù)分頻，只要在每10次分頻中，做7次除5、3次除6，就可以得到：

其中E和F分別為小數(shù)分頻系數(shù)的整數(shù)和小數(shù)部分。

同理，若要實(shí)現(xiàn)N=E.F=27.35，只要在每100次分頻中，做65次除27、35次除28，即可得到：

根據(jù)以上原理得到基本的小數(shù)分頻頻率合成器的原理，一部分是一個(gè)基本的鎖相頻率合成器，在VCO和程序分頻器之間增加了一個(gè)脈沖刪除電路，在鑒相器和環(huán)路濾波器之間串接了一個(gè)加法器。另一部分，其核心是一個(gè)累加器（ACCU）。所要求的分頻系數(shù)的整數(shù)部分E和小數(shù)部分F分別存放在兩個(gè)存儲(chǔ)器中，E和F都可用微機(jī)或外部電路進(jìn)行控制。在小數(shù)分頻頻率合成器中，如果F在0～0.9之間連續(xù)變化，則頻道間隔為0.1；如果F在0～0.99之間變化，則頻道間隔為0.01。也就是說(shuō)，小數(shù)分頻鎖相頻率合成器的頻率分辨率決定于分頻系數(shù)中小數(shù)的位數(shù)。位數(shù)越多，則分辨率越高。

2 小數(shù)分頻頻率合成器Simulink仿真分析

2.1 仿真模型設(shè)計(jì)

圖1給出了單環(huán)單模鎖相頻率合成器的仿真模型。脈沖發(fā)生器用Sources中的Pulse Generator。用于產(chǎn)生幅度為1，頻率為的方波脈沖作為基準(zhǔn)頻率源。周期Period設(shè)為。鎖相環(huán)路部件包括鑒相器、放大器、環(huán)路濾波器和壓控振蕩器。模型中用了一個(gè)分頻器，累加器輸出的Carry信號(hào)由In2端送入，一方面直接送入N+1分頻器。另一方面經(jīng)反相后送入N分頻器。因此當(dāng)累加器輸出Carry為0時(shí)，分頻系數(shù)為n；而當(dāng)累加器輸出為1時(shí)，分頻系數(shù)被置為n+1。兩個(gè)分頻器輸出經(jīng)Merge模塊合并由Out1端輸出。從而得到平均分頻系數(shù)為。仿真模型還用了3個(gè)示波器分別用于顯示參考頻率信號(hào)、參考分頻器輸出信號(hào)和合成器輸出信號(hào)的波形。3個(gè)示波器都直接用Simulink的Sinks庫(kù)中的Scope模塊實(shí)現(xiàn)。在模型還調(diào)用一個(gè)子系統(tǒng)用于測(cè)量合成器輸出信號(hào)的頻率，并在數(shù)字顯示模塊中顯示出合成器的輸出頻率。

2.2 仿真參數(shù)設(shè)置

在仿真模型的各參數(shù)中，大部分參數(shù)都是用變量的形式表示的，其中包括分頻系數(shù)N=n.m（n和m分別為分頻系數(shù)的整數(shù)和小數(shù)部分）、脈沖發(fā)生器輸出的參考頻率，VCO的靜態(tài)頻率和控制靈敏度等。而環(huán)路濾波器的帶寬、放大器的放大倍數(shù)等都根據(jù)以上參數(shù)自動(dòng)設(shè)置。此外，仿真之前還需設(shè)置系統(tǒng)仿真參數(shù)，其中需要設(shè)置的主要參數(shù)有：

Stop time：仿真結(jié)束時(shí)間，這里設(shè)置為；

Max step size：仿真最大步長(zhǎng)，這里設(shè)置為。

顯然，以上兩個(gè)仿真參數(shù)決定于合成器中各部件的參數(shù)。由于合成器參考輸入頻率為，輸出頻率為：

其中m<1。則以上兩個(gè)參數(shù)決定了仿真的總時(shí)間包括了參考脈沖信號(hào)的500個(gè)周期，而最大仿真步長(zhǎng)決定了在輸出信號(hào)的一個(gè)周期中至少采樣2.5個(gè)點(diǎn)。從而保證了仿真的精度。

2.3 仿真結(jié)果分析

首先在MATLAB命令窗口中設(shè)置環(huán)路參數(shù)為：n=10，m=0.3，=10 MHz，=90 MHz，=

則根據(jù)合成器的工作原理，可以求得合成器輸出頻率為：

MHz

合成器輸出信號(hào)顯示的波形，同時(shí)在模型窗口中的數(shù)字顯示模塊上顯示1.03e +008，表示合成器輸出頻率為103 MHz。如果其它參數(shù)保持不變，將m修改為0.5，則模型窗口中的數(shù)字顯示模塊上顯示合成器輸出頻率為105 MHz。由圖3所示示波器顯示的波形也能計(jì)算求得合成器輸出頻率與理論分析的結(jié)果一致。

3 結(jié)語(yǔ)

基于MATLAB的小數(shù)分頻頻率合成器的設(shè)計(jì)模型較好的解決了通常整數(shù)鎖相頻率合成器存在著的高頻率分辨力與快速轉(zhuǎn)換頻率之間的矛盾。小數(shù)分頻頻率合成器在實(shí)現(xiàn)相同的分辨率的情況下可以有更高的鑒相頻率，當(dāng)然，在具體實(shí)際應(yīng)用中，如何更合理地選擇各個(gè)器件和設(shè)置各項(xiàng)相關(guān)參數(shù)是十分重要的環(huán)節(jié)。

參考文獻(xiàn)

[1]郭桂良，杜占坤，高海軍.一種高分辨率小數(shù)分頻頻率合成器[J].固體電子學(xué)研究與進(jìn)展，2009（4）：515-519.

[2]周冬成，王永斌，鄭亞平.基于FPGA的小數(shù)分頻頻率合成器設(shè)計(jì)[J].電子測(cè)量技術(shù)，2006（3）：79-80.