王 菊，王和明

（空軍工程大學防空反導學院，陜西西安 710051）

基于LabVIEW和FPGA的數(shù)字電路板比對測試系統(tǒng)設(shè)計

王 菊，王和明

（空軍工程大學防空反導學院，陜西西安 710051）

設(shè)計了一種基于LabVIEW和FPGA的數(shù)字電路板比對測試系統(tǒng)，該系統(tǒng)利用FPGA產(chǎn)生激勵信號并對被測信號進行高速采樣及緩存，同時借助于上位機的LabVIEW軟件完成對整個系統(tǒng)的控制和被測信號的比對分析。實際應用表明，該系統(tǒng)具有運行穩(wěn)定可靠、操作方便等特點，為數(shù)字電路的故障排除提供了依據(jù)。

數(shù)字電路板；比對測試；LabVIEW；FPGA

隨著現(xiàn)代電子技術(shù)的不斷發(fā)展，數(shù)字電路板的輸入輸出信號路數(shù)越來越多、時序關(guān)系越來越復雜，因此對數(shù)字電路板的測試已成為了電子系統(tǒng)調(diào)試的難點和研究的熱點問題［1-2］。由于現(xiàn)有的測試儀器無法滿足對多路信號的并行測試和快速處理，為了提高測試效率，增強檢測和維修的自動化程度，筆者設(shè)計了一種基于LabVIEW和FPGA的通用數(shù)字電路板測試系統(tǒng)。該系統(tǒng)可以給出對組合邏輯電路和時序邏輯電路的功能測試結(jié)果，并對其進行分析和初步診斷，能夠滿足一般數(shù)字電路板的快速測試要求。

1 測試系統(tǒng)的功能及組成

要實現(xiàn)對數(shù)字電路板的測試，首先將被測數(shù)字電路板通過相應的接口連接到測試系統(tǒng)的硬件平臺上，通過上位機控制FPGA給被測數(shù)字電路板施加激勵信號，同時讀取需要被分析的信號，并將其與存儲于上位機對應的標準信號進行比較和分析，顯示測試結(jié)果及初步修改建議。數(shù)字電路板測試系統(tǒng)的總體結(jié)構(gòu)設(shè)計圖如圖1所示，主要包括Lab-VIEW模塊、FPGA模塊和控制電路三部分［3］。

LabVIEW模塊主要用來產(chǎn)生控制信號，接收被測數(shù)字電路板的信號，并進行存儲和分析，以圖形化的界面給出測試和分析結(jié)果。FPGA模塊主要完成激勵信號的產(chǎn)生，對采集到的信號進行緩存，保證上位機和控制電路之間的正常通信?？刂齐娐吠瓿蓪PGA工作時鐘的控制，并根據(jù)控制信號決定信號的流向。根據(jù)研制產(chǎn)品的特點，該平臺能夠?qū)崿F(xiàn)對72針和96針接插件板的對接測試，同時還預留了相應的擴展電路，使其具有可擴展性。

2 數(shù)字電路板測試系統(tǒng)的硬件實現(xiàn)

2.1 FPGA模塊

FPGA模塊采用的是CycloneII系列的EP2C35F672C6，用來實現(xiàn)時鐘發(fā)生器、激勵信號產(chǎn)生器、數(shù)據(jù)緩存和通信等功能。

2.1.1 時鐘發(fā)生器

時鐘發(fā)生器是將50MHz的有源晶振的輸出時鐘接入FPGA，然后由FPGA內(nèi)嵌的鎖相環(huán)將時鐘頻率倍頻到200MHz。將200MHz的時鐘頻率接到分頻電路的時鐘端，根據(jù)設(shè)定的分頻系數(shù)決定FPGA內(nèi)部的工作時鐘。

2.1.2 激勵信號生成模塊

在FPGA的內(nèi)部，預先使用VHDL語言編寫好了針對被測數(shù)字電路板的自然二進制碼、偽隨機數(shù)、隨機數(shù)和特定時序關(guān)系的激勵信號，根據(jù)上位機傳來的控制信號，通過多路選擇器選擇其中的一種激勵信號輸出到控制電路。一般情況下對于時序和功能未知的數(shù)字電路板采用前面三種激勵信號，反之則根據(jù)被測數(shù)字電路板的時序關(guān)系編寫特定時序關(guān)系的激勵信號。

2.1.3 通信模塊

由于系統(tǒng)采用串行通信模式，因此FPGA中的通信模塊主要用于將需要被采集的信號根據(jù)上位機所設(shè)定的串行通信協(xié)議進行打包，打包后的數(shù)據(jù)的稱為一個數(shù)據(jù)幀［4］，其基本格式如圖2所示。

另外，串口通信還需要注意的問題是轉(zhuǎn)換電平，數(shù)據(jù)采集端供電電平為＋5V，而FPGA能接受的電平是＋3.3V，因此系統(tǒng)采用MAX3232電平轉(zhuǎn)換器，以達到FPGA的要求［5］，如圖3所示。

2.1.4 數(shù)據(jù)緩存模塊

為了解決通信過程中信號采集速率和與上位機數(shù)據(jù)傳輸速率的不一致問題，在每個信號采集端都添加了一個數(shù)據(jù)緩存單元FIFO，每個FIFO的大小是1×128words，其輸出端通過一個三態(tài)門實現(xiàn)數(shù)據(jù)的復用［3］，電路圖如圖4所示。

2.2 控制電路

控制電路主要由電源模塊、時鐘控制電路和I／O控制電路三部分組成。

測試系統(tǒng)硬件部分的輸入電源電壓為＋5V，通過LT1764A-EQ-3.3提供＋3.3V電壓，保證FPGA的正常工作。時鐘控制電路是通過控制8位撥碼開關(guān)來產(chǎn)生對FPGA內(nèi)200MHz時鐘信號的分頻系數(shù)，從而控制FPGA的工作頻率，以適應不同類型的數(shù)字電路板。I／O控制電路的主要組成是繼電器驅(qū)動電路ULN2803和5腳繼電器SDR-5VDC-SL-C，與FPGA的連接關(guān)系示意圖如圖5所示。

繼電器的常閉端接FPGA的信號采集輸入端，常開端接FPGA的激勵信號輸出端，保證在上位機初始化沒有完成之前不把激勵信號輸出到被測數(shù)字電路板。上位機經(jīng)FPGA傳來的控制信號，由ULN2803來驅(qū)動繼電器的通斷，當控制指令為“1”時，繼電器的動觸點與常閉端的靜觸點接通，反之則接通常開端的靜觸點。這種方法控制簡單，便于高速的處理信號。

3 數(shù)字電路板測試系統(tǒng)的軟件實現(xiàn)

LabVIEW是一種圖形化的編程語言和開發(fā)環(huán)境，本文中采用NI公司的LabVIEW8.6來開發(fā)該測試系統(tǒng)的應用軟件，主要由控制模塊、數(shù)據(jù)接收模塊、數(shù)據(jù)存儲、數(shù)據(jù)分析模塊和結(jié)果顯示模塊五個功能模塊組成，可以劃分為數(shù)據(jù)通信，數(shù)據(jù)處理和數(shù)據(jù)顯示三部分。

3.1 數(shù)據(jù)通信

上位機中的控制模塊用于向FPGA發(fā)送打包后的激勵信號類型、端口類型和系統(tǒng)工作狀態(tài)等控制數(shù)據(jù)，F(xiàn)PGA根據(jù)串行通信協(xié)議解析得到控制指令，并執(zhí)行相應的指令。數(shù)據(jù)接收模塊則用于通過串行總線接收數(shù)據(jù)，并解析出被測數(shù)字電路板的被采集信號送入到數(shù)據(jù)處理模塊。因此實現(xiàn)控制模塊和數(shù)據(jù)接收模塊的關(guān)鍵是保證與下位機的串行通信正常進行。

筆者主要采用LabVIEW中的VISA來（Virtual Instrument Software Architecture）實現(xiàn)控制模塊和數(shù)據(jù)接收模塊與下位機FPGA之間的串行通信。VISA是一個I／O接口軟件及其規(guī)范的總稱，其本身不具有編程能力，但是可以調(diào)用底層驅(qū)動器。在LabVIEW8.6中文版中，串口VI包括VISA配置串口、VISA寫入、VISA讀取、VISA關(guān)閉等，利用這些VI可以輕易地實現(xiàn)上位機與串口之間的通信［6-8］，串行通信的基本程序框圖如圖6所示。

根據(jù)被測數(shù)字電路板的實際情況，設(shè)置串口名稱、波特率因子、數(shù)據(jù)位數(shù)、停止位、校驗位和控制位等參數(shù)值完成串口通信的初始化，并通過讀寫控制完成的數(shù)據(jù)的接收和發(fā)送。

3.2 數(shù)據(jù)處理

數(shù)據(jù)處理的寫入和讀取基本框圖如圖7所示。

將數(shù)據(jù)接收模塊送來的二進制數(shù)據(jù)，首先通過TDMS寫入函數(shù)將其寫入指定的.tdms文件中，并存儲于上位機中；在完成一個測試周期的寫入后，用TDMS讀取函數(shù)分別讀取剛才存入的數(shù)據(jù)和預先存好的標準數(shù)據(jù)；最后將這兩路數(shù)據(jù)進行比較，給出測試結(jié)果。其中所使用的.tdms文件是一種保存波形屬性和波形數(shù)據(jù)的二進制文件，具有較高的浮點數(shù)精度，占用磁盤空間少等特點［9-10］。

3.3 數(shù)據(jù)顯示

數(shù)據(jù)顯示部分主要完成對波形和文本的顯示。波形顯示是將采集到的0、1序列通過創(chuàng)建數(shù)組控件打包為數(shù)組形式，經(jīng)二維數(shù)組轉(zhuǎn)置控件將邏輯0、1序列轉(zhuǎn)置，創(chuàng)建數(shù)字數(shù)據(jù)控件得到數(shù)字數(shù)據(jù)，用數(shù)字波形圖進行顯示［11］；文本顯示只需要調(diào)用Lab-VIEW中的字符串顯示控件即可［12］。

4 數(shù)字電路板測試系統(tǒng)的驗證

4.1 測試流程

數(shù)字電路板測試系統(tǒng)通過比較被測數(shù)字電路板的標準數(shù)據(jù)和實測數(shù)據(jù)是否存在差異來判定其是否正確，并給出測試結(jié)果和初步的修改建議，測試流程如圖8所示。首先將被測數(shù)字電路板插到硬件平臺上，接通所有電源，運行數(shù)字電路板測試系統(tǒng)應用軟件的主程序；通過控制模塊設(shè)定相應的端口類型，即確定是被測數(shù)字電路板的輸入端口還是輸出端口，然后設(shè)定給被測數(shù)字電路板所施加的激勵信號類型（需要在FPGA中進行預定義）；點擊運行按鈕，激勵信號通過輸入端口被送入到被測數(shù)字電路板中進行邏輯運算；通過輸出端口將被采集的信號經(jīng)FPGA緩存后送入上位機，并進行存儲；完成1個周期的存儲后，讀取實測數(shù)據(jù)和標準數(shù)據(jù)，同時進行顯示；如果實測數(shù)據(jù)和標準數(shù)據(jù)完全一致，那么測試結(jié)束，否則，分析結(jié)果，并給出初步的修改建議。

4.2 實例驗證

設(shè)計數(shù)字電路板測試系統(tǒng)的最初目的在于測試某引進裝備中待國產(chǎn)化和維修的數(shù)字類板件是否達到了預期的功能，實現(xiàn)對多路信號的高速采集、顯示、存儲和分析。為了更加清楚的查找電路板中可能存在的問題，可以給被測數(shù)字電路板施加不同的激勵信號，而且對于十分龐大、復雜的數(shù)字電路板，也可以采用分塊檢測的方法。以國產(chǎn)化某引進裝備中的數(shù)字類板件為例，首先對測試系統(tǒng)所要施加激勵信號類型、端口類型等設(shè)進行置，運行測試系統(tǒng)的應用軟件，采集到輸出端口W＿2的標準數(shù)據(jù)波形和實測數(shù)據(jù)波形如圖9所示。

點擊結(jié)果分析按鈕，根據(jù)標準數(shù)據(jù)（本實例中是指原電路的測試結(jié)果），通過數(shù)據(jù)處理模塊對實測數(shù)據(jù)進行比較和分析。結(jié)果中“1”代表實測數(shù)據(jù)與標準數(shù)據(jù)不同，“0”代表相同，給出了如圖10所示的分析結(jié)果和初步修改建議。

采用相同的方法測試所有需要被測試的信號是否相同，完成對整個數(shù)字電路板的測試。

5 結(jié)束語

該數(shù)字電路板測試系統(tǒng)通過不同的設(shè)置或連接不同的數(shù)字電路板接口可以將其應用于不同的測試場合，具有很強的擴展性。而且利用FPGA和LabVIEW設(shè)計數(shù)字電路板測試系統(tǒng)，其創(chuàng)新點在于采用了前沿的模塊化結(jié)構(gòu)，使得數(shù)字電路板的測試變得更加方便、直觀和快捷。

（References）

［1］史賢俊，張樹團，張文廣，等.基于虛擬儀器的通用數(shù)字電路板測試系統(tǒng)設(shè)計［J］.計算機測量與控制，2011，19（6）：1263-1265.

SHI Xianjun，ZHANG Shutuan，ZHANG Wenguang，et al.Development of an automatic testing system of circuit board based on virtual instrument［J］.Computer Measurement ＆Control，2011，19（6）：1263-1265.（in Chinese）

［2］王曉亮，謝朝輝，楊紅官.基于LabVIEW和FPGA的存儲器測試系統(tǒng)設(shè)計［J］.計算機測量與控制，2012，20（7）：1763-1765.

WANG Xiaoliang，XIE Zhaohui，YANG Hongguan.A new memory testing system based on LabVIEW［J］.Computer Measurement ＆Control，2012，20（7）：1763-1765.（in Chinese）

［3］胡昆霖，李冶，左向利，等.基于LabVIEW和FPGA的多通道虛擬邏輯分析儀的設(shè)計［J］.電子技術(shù)應用，2012，38（11）：91-93.

HU Kunlin，LI Ye，ZUO Xiangli，et al.Design of a virtual logic analyzer with multi-channels based on Lab-VIEW and FPGA［J］.Application of Electronic Technique，2012，38（11）：91-93.（in Chinese）

［4］雷勇.虛擬儀器設(shè)計與實踐［M］.北京：電子工業(yè)出版社，2005.

LEI Yong.Virtual instrument design and practice［M］.Beijing：Publishing House of Electronics Industry，2005.（in Chinese）

［5］王岳鵬，霍修坤，權(quán)希龍.八通道串口數(shù)據(jù)采集與處理虛擬儀器系統(tǒng)設(shè)計［J］.電子設(shè)計工程，2010，（5）：40-42.

WANG Yuepeng，HUO Xiukun，QUAN Xilong.De-sign of serial port data acquisition and processing system with 8-channel based on virtual instrument［J］.International Electronic Elements，2010，（5）：40-42.（in Chinese）

［6］梁國偉，陳方泉，林祖?zhèn)?基于LabVIEW的串口數(shù)據(jù)采集的實現(xiàn)及應用［J］.現(xiàn)代機械，2009，（5）：57-58.

LIANG Guowei，CHEN Fangquan，LIN Zuwei.The realization and application of DAQ system based on LabVIEW and serial port［J］.Modern Machinery，2009，（5）：57-58.（in Chinese）

［7］石川，張琳娜，劉武發(fā).基于LabVIEW的數(shù)據(jù)采集與信號處理系統(tǒng)的設(shè)計［J］.機械設(shè)計與制造，2009，（5）：21-24.

SHI Chuan，ZHANG Linna，LIU Wufa.Design of data acquisition and signal processing system based on LabVIEW［J］.Machinery Design ＆Manufacture，2009，（5）：21-24.（in Chinese）

［8］施雅婷，郭前崗，周西峰.一種改進的LabVIEW串口通信系統(tǒng)的實現(xiàn)［J］.電子測試，2010，（8）：64-69.

SHI Yating，GUO Qiangang，ZHOU Xifeng.Implementation for improved serial communication system based on LabVIEW［J］.Electronic Test，2010，（8）：64-69.（in Chinese）

［9］李江全，曹衛(wèi)彬，鄭瑤，等.計算機典型測控與串口通信開發(fā)軟件［M］.北京：人民郵電出版社，2008.

LI Jiangquan，CAO Weibin，ZHENG Yao，et al.Computer measurement and control and serial communication software development［M］.Beijing：People’s Posts and Telecommunications Press，2008.（in Chinese）

［10］朱澤鋒，趙丹輝，王鵬宇.FPGA與PC串口通信設(shè)計與實現(xiàn)［J］.黑龍江科技信息，2010，（28）：91.

ZHU Zefeng，ZHAO Danhui，WANG Pengyu.The realization of communication between FPGA and PC［J］.Heilongjiang Science and Technology Information，2010，（28）：91.（in Chinese）

［11］崔牧凡.基于LabVIEW和FPGA的串口通信系統(tǒng)設(shè)計與實現(xiàn)［J］.計算機應用，2012，（2）：82-84.

CUI Mufan.Design and implementation of serial communication system based on LabVIEW and FPGA［J］.Journal of Computer Applications，2012，（2）：82-84.（in Chinese）

［12］黃松嶺，吳靜.虛擬儀器設(shè)計基礎(chǔ)教程［M］.北京：清華大學出版社，2008.

HUANG Songling，WU Jing.The design of virtual instrument based tutorial［M］.Beijing：Tsinghua University Press，2008.（in Chinese）

Comparison and Test System Design of Digital Circuit Board Based on LabVIEW and FPGA

WANG Ju，WANG Heming

（Air Defense and Anti-Missile Institute of Air Force Engineering University，Xi’an 710051，Shaanxi，China）

A comparison and test system of digital circuit board was designed based on the LabVIEW and FPGA.The system produced the excitation signals by use of FPGA，and the signals were measured by means of the high speed sampling and cache.At the same time，with the help of LabVIEW software in the upper monitor，the whole system control，comparison and analysis of the measured signals were performed.The actual study showed that this system is stable，reliable in running and easy to operate，it can provide the basis for the troubleshooting of the digital circuit.

digital circuit board；comparison and test；LabVIEW；FPGA

TJ306＋.3

A

1673-6524（2014）02-0045-05

2014-01-10；

2014-04-16

王菊（1991-），女，碩士研究生，主要從事微電子技術(shù)在武器系統(tǒng)中的應用研究。E-mail：862588498＠qq.com