葛勤革 張曙霞 蔣宇中 張濤濤

（1.海軍司令部信息化部 北京 100841）（2.海軍工程大學(xué)電子工程學(xué)院 武漢 430033）

1 引言

開展短波信道傳播特性探測，研究電離層與電磁波的相互作用是研究無線電波的傳播過程、電離層特性及其狀態(tài)的重要手段，同時也為空間物理、航空航天、國防軍工等現(xiàn)代科技領(lǐng)域的發(fā)展提供理論基礎(chǔ)[1]。為縮短短波信道探測系統(tǒng)硬件的研發(fā)周期，在硬件的設(shè)計中盡量使用市面現(xiàn)有設(shè)備。其中，短波電臺選用IC－725A，它是ICOM比較經(jīng)典的短波電臺之一，短波全波段收發(fā)，內(nèi)部布局合理；具有語音壓縮功能；射頻增益控制可增加弱信號時的接收靈敏度，減少強信號時引起的失真；內(nèi)置數(shù)字式S／RF測試儀表；雙變換超外差式接收系統(tǒng)，曾經(jīng)列裝部隊。盡管IC－725A性能較好，但缺點是本振的自頻偏較大。根據(jù)實測，兩部不同電臺的32MHz本振輸出基準(zhǔn)頻率偏差可達100Hz。這個頻差對點短波通信來說是可以容忍的，然而，對于短波信道測量來說卻是致命的。因此，有必要對IC－725A短波電臺的本振信號源進行改進，以滿足測量對精度的要求。

基于PLL的頻率合成技術(shù)能夠避免大量使用濾波器，十分有利于集成化和小型化，產(chǎn)生的信號長期穩(wěn)定度和短期穩(wěn)定度都很高，所以其應(yīng)用也相當(dāng)廣泛[2～5]。PLL是一個能夠跟蹤輸入信號的閉環(huán)自動控制系統(tǒng)[6]，是一種利用反饋控制原理實現(xiàn)的頻率及相位的同步技術(shù)，其作用是將電路輸出的時鐘與其外部的參考時鐘保持同步。當(dāng)參考時鐘的頻率或相位發(fā)生改變時，PLL會檢測到這種變化，并且通過其內(nèi)部的反饋系統(tǒng)來調(diào)節(jié)輸出頻率，直到兩者重新同步，這種同步又稱為“鎖相”。原子鐘是基于物質(zhì)內(nèi)部微觀運動的量子躍遷而實現(xiàn)的標(biāo)準(zhǔn)時間頻率信號發(fā)生器，是當(dāng)代第一個基于量子力學(xué)原理做成的計量器具[7]。銣時鐘作為原子鐘的一種，其穩(wěn)定度高、體積小、重量輕、壽命長、價格便宜，應(yīng)用場合十分廣泛[8～9]。因此，本文采用PLL頻率合成技術(shù)，利用銣時鐘提供基準(zhǔn)參考頻率，對短波信道探測系統(tǒng)中的IC－725A短波電臺的本振信號源進行高穩(wěn)定度改進。

2 短波信道探測系統(tǒng)的工作原理

短波信道探測系統(tǒng)主要由數(shù)據(jù)發(fā)送與采集板、低噪聲直流電源、計算機終端、短波電臺和天線等組成。數(shù)據(jù)發(fā)送與采集板包括數(shù)字信號處理器模塊、復(fù)雜可編程邏輯器件（CPLD）時序控制模塊、模數(shù)／數(shù)模轉(zhuǎn)換器模塊、電臺工作模式和頻率控制模塊、GPS接收機模塊、GPS導(dǎo)航電文接收模塊、高速通用串行總線模塊、時鐘模塊[10]。短波信道探測系統(tǒng)收發(fā)硬件電路完全相同，通過不同的軟件實現(xiàn)發(fā)和收的功能。系統(tǒng)啟動前，待發(fā)送數(shù)據(jù)以WAVE格式存儲在PC中，系統(tǒng)啟動以后，用戶可根據(jù)需要選擇發(fā)送數(shù)據(jù)，數(shù)據(jù)經(jīng)USB模塊實時傳輸給DSP，緩存在DSP的片外存儲區(qū)，經(jīng)DAC后由短波電臺經(jīng)天線發(fā)射出去。每個頻率點的散射波由天線接收后，從接收機串行輸出到ADC進行采樣，并實時傳輸給DSP，緩存在DSP的片外存儲區(qū)，再由DSP經(jīng)USB實時傳輸?shù)絇C端進行顯示和存儲。在Matlab中，通過編程實現(xiàn)短波信道沖擊響應(yīng)的估計、散射函數(shù)的計算等工作。

3 高穩(wěn)定本振頻率源的電路設(shè)計

高穩(wěn)定本振頻率源電路為收發(fā)短波電臺提供基準(zhǔn)工作頻率，使接收端采集得到的信號中由收發(fā)系統(tǒng)引入的頻差接近零。高穩(wěn)定本振頻率源電路包括PLL環(huán)路、銣時鐘、濾波提純電路和電源模塊，其原理框圖如圖1所示。PLL主要由PD、LF、壓控振蕩器（VCO）和反饋回路（分頻器）組成[11～12]。PD對輸入的參考信號和反饋回路的信號進行頻率和相位的比較，輸出一個代表兩者差異的信號至低通濾波器。LF將輸入信號中的高頻成分濾除，保留直流部分送至VCO。VCO輸出一個周期信號，其頻率由輸入電壓所控制。反饋回路將VCO輸出的信號送回至PD。本設(shè)計中PLL的PD由CPLD實現(xiàn)，VCO由32MHz壓控晶振實現(xiàn)，LF由放大器、電阻、電容實現(xiàn)。銣時鐘提供10MHz的基準(zhǔn)頻率給PD，為提高頻率的純度，銣時鐘的輸出信號在送往PD之前要先進行濾波提純和成形預(yù)處理，濾波處理電路主要由變阻器和40MHz晶振組成。電源模塊由電壓轉(zhuǎn)換電路和濾波電路組成，主要包括15V～5V轉(zhuǎn)換電路（78M05）、5V～3.3V轉(zhuǎn)換電路（AMS1117／3.3V）和濾波電路。其中，3.3V主要給CPLD提供工作電壓，5V給PLL中的其它電路提供工作電壓。

圖1 PLL模塊的原理框圖

3.1 PD的設(shè)計

PD是PLL的重要部件之一，有多種邏輯電路實現(xiàn)形式[13]，本文給出由CPLD實現(xiàn)的兩種方案。方案一如圖2（a）所示，32MHz和10MHz標(biāo)識的端子分別為CPLD的外部引腳的inclock32和inclock10，PLLOUT、DT、UT分別對應(yīng)CPLD的外部引腳的PLLOUT、DT和UT。PLLOUT為PLL信號的輸出端；UT和DT表示差分輸出，是PLL信號的另一種輸出形式。本設(shè)計使用PLLOUT作為PLL的輸出端。該方案除了有鑒相的功能以外還具有鑒頻的功能，特別是當(dāng)VCO的自頻偏較大時，用方案一比較可行，原因在于此類鑒頻鑒相器對VCO頻率的拉動能力較強，有利于PLL快速鎖定，但是缺點也很明顯，即延時較大，如果環(huán)路濾波器通帶較窄可能導(dǎo)致環(huán)路工作不穩(wěn)定。方案二如圖2（b）所示，邏輯簡潔，優(yōu)點是時延小、反應(yīng)快，但是對VCO的拉動能力較弱，適用于VCO自偏較小，精度較高的應(yīng)用場合，例如溫補型晶體VCO。如果VCO選擇高品質(zhì)產(chǎn)品，采用方案二可以達到非常好的效果。在工程實現(xiàn)中，還可以使用測量環(huán)路瞬態(tài)控制曲線的方法來實現(xiàn)最優(yōu)方案的選擇，例如在VCO輸入端接一個模擬電子開關(guān)到地，給電子開關(guān)送一個短時脈沖使環(huán)路瞬間失鎖，記錄LF的控制電壓輸出可以很有效地分析出各種不同方案的優(yōu)劣，甚至LF參數(shù)的正確與否。

圖2 PD電路設(shè)計方案

3.2 LF的設(shè)計

圖3所示為針對3.1節(jié)中PD的兩種實現(xiàn)方案的LF，實現(xiàn)時我們根據(jù)不同的VCO作相應(yīng)的選擇。由電阻U170、U189、U190和電容U163、U166組成LF的第一種方案，由放大器LF412A、電阻（U198、U201、U208、U209、U210、U211）、電容（U195、U196、U206、U207）組成LF的第二種方案。U110＿VCO為VCO模塊，從市面上購買。

圖3中的PLLOUT輸入端接圖2（a）或圖2（b）中PD的PLLOUT輸出端，經(jīng)74AC04反相后進行低通濾波，濾波后去控制VCO；圖3中的UT和DT分別接圖2（a）中PD的UT和DT輸出端，經(jīng)LF濾波后去控制VCO。VCO的輸出信號一路經(jīng)反相后送至PD輸入端，一路經(jīng)反相后送至由晶振（U191、U192）和電容（U187、U188）組成的窄帶濾波器，濾除雜波后送往短波電臺。

圖3 VCO和LF電路設(shè)計

4 高穩(wěn)定度頻率信號的注入方法

高穩(wěn)定度的32MHz本振頻率信號產(chǎn)生后，一個很重要的問題就是如何將之注入到電臺中，而不影響電臺的總體性能指標(biāo)。我們的方法是保持電臺原有的振蕩電路不變，在電臺32MHz晶體附近引入適當(dāng)電平的高穩(wěn)定度的32MHz信號（如圖4所示），利用晶體振蕩器的受迫振蕩效應(yīng)，讓電臺自身的振蕩器工作在外接信號頻率上，這樣做的優(yōu)點是對電臺的改動極小，也不必考慮電臺本振輸出信號的電平問題，比本振替換法優(yōu)越的多。這種方法的關(guān)鍵問題是，注入的信號電平必須恰當(dāng)。我們的經(jīng)驗是將VCO的輸出經(jīng)74AC04整形，再經(jīng)兩級32MHz無源晶振濾波注入電臺，幅度在0.1V左右，用74AC04整形目的是增加驅(qū)動能力。

圖4 高穩(wěn)定度頻率信號的注入示意圖

5 電路實現(xiàn)與測試結(jié)果

高穩(wěn)定本振頻率源電路的PCB板的設(shè)計工作采用VeriBest完成，主要分兩步：第一步，在Design Capture中完成原理圖設(shè)計；第二步，在VeriBest PCB中進行元器件的布局和布線。VeriBest軟件具有良好的自動推擠式布線功能和引腳自動互換功能（對CPLD芯片），對CPLD的引腳配置十分便利。在制PCB板時，將本文設(shè)計的LF的兩種實現(xiàn)方案同時制在板上，以第一種方案為主，第二種方案備用。研制成的高穩(wěn)定本振頻率源電路板如圖5所示。

采用1000Hz單音信號對改造后的短波電臺的本振信號頻率在短波信道探測系統(tǒng)平臺上進行測試，在PLL鎖定后，發(fā)、收兩部不同電臺的頻差如圖6所示。從圖6可以看出，改造后兩部IC－725A短波電臺的本振信號的頻差幾乎為零，計算機計算的頻差結(jié)果在10－4Hz數(shù)量級，完全能夠滿足短波信道探測對頻率精度的要求。

圖5 高穩(wěn)定本振頻率源電路板

圖6 改造后不同電臺頻差測試結(jié)果

6 結(jié)語

短波信道探測系統(tǒng)的良好性能是實現(xiàn)短波信道傳播特性高精度探測的保障。本文針對短波信道探測系統(tǒng)中IC－725A短波電臺原有本振頻偏較大的問題，采用PLL頻率合成技術(shù)，利用恒溫銣時鐘提供基準(zhǔn)參考頻率，對IC－725A短波電臺的本振信號源進行高穩(wěn)定度改進，并用電路實現(xiàn)。測試結(jié)果表明，改造后兩部IC－725A短波電臺的本振信號的頻差在10－4Hz數(shù)量級，完全能夠滿足短波信道傳播特性探測對電臺頻率精度的要求。

[1]劉月亮，蔣宇中，張四起.短波信道探測中多普勒頻移的計算[J].計算機應(yīng)用研究，2012，29（3）：1070－1072.

[2]王新浪.頻率合成技術(shù)發(fā)展與應(yīng)用[J].現(xiàn)代導(dǎo)航，2012（2）：119－122.

[3]SONG Chun－yun.Chaos Characteristics Analysis about Transient Signals of FH Radio with PLL Synthesizer[C]／／International Conference on Multimedia and Signal Processing，China：IEEE Press，2011：17－20.

[4]David Murphy，Qun Jane Gu，WU Yi－Cheng，et al.A Low Phase Noise，Wideband and Compact CMOS PLL for Use in a Heterodyne 802.15.3cTransceiver[J].IEEE JOURNAL OF SOLID－STATE CIRCUITS，2011，46（7）：1606－1616.

[5]Youngjong Ko，Kiwoo Park，Kyo－Beum Lee，et al.A New PLL System using Full Order Observer and PLL System Modeling in a Single Phase Grid－Connected Inverter[C]／／8th International Conference on Power Electronics－ECCE Asia，Korea：IEEE Press，2011：803－808.

[6]季軒，毛陸虹，王子青，等.應(yīng)用于SoC的全數(shù)字鎖相環(huán)ASIC設(shè)計[J].電路與系統(tǒng)學(xué)報，2011，16（5）：8－13.

[7]黃杰，丁鼎，李萬林，等.電力系統(tǒng)銣原子頻標(biāo)單元的設(shè)計與實現(xiàn)[J].電力系統(tǒng)通信，2011，32（220）：30－34.

[8]鄧韜，林建輝，張兵.基于銣原子振蕩器的DDS精密時鐘源設(shè)計[J].中國測試，2012，38（2）：89－92.

[9]李廷軍，林雪原，董文洪，等.利用銣鐘實現(xiàn)組合導(dǎo)航系統(tǒng)研究[J].通信學(xué)報，2006，27（8）：144－147.

[10]劉月亮，蔣宇中，張偉.短波信道探測系統(tǒng)DSP端軟件設(shè)計與實現(xiàn)[J].電子技術(shù)應(yīng)用，2011，37（12）：133－136.

[11]樊孝明，林基明.鎖相環(huán)解調(diào)的Chirp－UWB接收機仿真研究[J].電子技術(shù)應(yīng)用，2011，37（5）：121－125.

[12]胡天琨，葉建芳.基于MCU的鎖相環(huán)鎖定時間測量系統(tǒng)設(shè)計[J].現(xiàn)代電子技術(shù)，2012，35（6）：22－24.

[13]黃智偉.鎖相環(huán)宇頻率合成器電路設(shè)計[M].西安：西安電子科技大學(xué)出版社，2008.